台积电近期在荷兰阿姆斯特丹举行的欧洲开放创新平台（OIP）生态系统论坛上宣布，该公司有望在2026年底量产其A16（1.6nm级）工艺技术的首批芯片。新的生产节点采用台积电的超级电源轨（SPR）背面供电网络（BSPDN），可实现增强的供电，将所有电源通过芯片背面传输，并提高晶体管密度。但是，虽然BSPDN解决了一些问题，但它也带来了其他挑战，因此需要额外的设计工作。
台积电的A16工艺将使用全环绕栅极（GAAFET）纳米片晶体管，其架构类似于台积电N2系列工艺（2nm级）的晶体管，并包括背面供电轨以增强供电并提高晶体管密度。与N2P制造技术相比，A16有望在相同电压和复杂度下提高8%~10%的性能，或在相同频率和晶体管数量下降低15%~20%的功耗。此外，台积电估计高端人工智能（AI）处理器的芯片密度将增加1.07倍~1.10倍，具体取决于所使用的晶体管类型和库。
台积电设计解决方案探索和技术基准测试部门总监Ken Wang表示，从架构上讲，A16晶体管与N2晶体管相似。这简化了从N2迁移到该工艺技术的过程。
“从N2P到A16的逻辑布局迁移实际上非常简单，因为单元结构和大多数布局模式都完全相同，”Ken Wang说。“因此，除了保持相同的正面结构外，A16的优点还在于它继承了N2设备宽度调制的NanoFlex功能，以实现最大驱动强度。”
台积电的超级电源轨通过专门的接触器将背面供电网络直接连接到每个晶体管的源极和漏极，从而最大限度地缩短了导线长度和电阻，以最大限度地提高性能和功率效率。从生产角度来看，这种实现是最复杂的BSPDN设计之一，其复杂性超过英特尔的PowerVia。
然而，先进的BSPDN实现也意味着芯片设计人员必须完全重新设计他们的供电网络，以新的方式进行布线，因此，应用新的布局和布线策略，这是意料之中的。此外，他们还必须进行一些热缓解，因为芯片的热点现在将位于一组导线下方，使散热更加困难。
设计带有背面PDN的芯片本质上意味着采用新的实现方法，因为许多事情都在发生变化，包括设计流程本身。Ken Wang提到了使用新的热感知布局和布线软件、新的时钟树构造、不同的IR-Drop分析、不同的功率域和不同的热分析签核等。
考虑到新的实施流程，需要新版本的EDA工具和仿真软件。由于A16类似于台积电N2的节点，因此许多事情都已准备就绪，尽管Cadence和新思科技（Synopsy）等领先EDA制造商仅推出了“pre-0.5版本”工具。
“A16是一种适合复杂路线和高密度PDN设计的技术，”Ken Wang说。“然而，它也带来了新的挑战，因此需要额外的设计工作。我们的背面接触VB也需要认真完成硅验证。与此同时，我们有一个全面的A16 EDA支持计划，该计划正在进行中，我们将继续更新A16 EDA状态。”
