12月26-27日，中国集成电路设计业2022年会暨厦门集成电路产业创新发展高峰论坛（ICCAD 2022）在厦门国际会展中心胜利举办。此次大会由中国半导体行业协会集成电路设计分会、“核高基”国家科技重大专项总体专家组、中国集成电路设计创新联盟共同主办，以“共创新发展，聚焦芯未来”为主题。
上海立芯亮相ICCAD专业展览
作为拥有完全自主知识产权和国际一流布局技术的数字集成电路EDA工具供应商，上海立芯首次参会，并向业界同仁展示了两款经过验证且开始商用的数字设计后端EDA工具，分别是布局及物理优化工具LePlace和自动化布图规划工具LePlan。
LePlan基于多模式数据流分析、PPA优化的原型设计和智能布图规划探索等多重特点，针对拥塞、线长、时序、宏单元规整性等多个优化指标，可提供最快收敛的布图规划方案，助力数字电路设计实现更具挑战性的性能、功耗和密度要求。LePlan高度融合立芯的后端布局布线技术，有效地提高floorplan的质量。从现场演示的过往客户设计实例来看，LePlan较手工布图在整体上有明显的PPA优化优势，将以往工程师需数周甚至数月反复迭代才能完成的PPA优化工作缩短至数天,设计效率亦有显著提升。
上海立芯董事长陈建利博士向来访者表示，随着集成电路设计规模的持续增大和宏单元个数迅速增长，手工布图规划很难妥善考虑对后续布局布线及面积、拥塞、时序、线长等性能指标的影响。其造成的结果就是耗费大量时间进行多次迭代，不仅增加芯片开发时间，也不能保证收敛。因此，上海立芯的LePlan工具针对性地破解传统手工布图规划难以解决的耗时和收敛性差等多方面难题，在提升物理设计PPA、加快芯片设计收敛方面具有明显优势。
LePlace是上海立芯打造的一款自主创新的布局及物理优化工具，主要用于超大规模集成电路布局。它以独创的数学算法，结合机器学习模型，实现设计快速收敛，并与签核工具保持高度一致，具有很好的易用性和通用流程设计。它遵循工程师的习惯用法和设计风格，内嵌创新性的拥塞驱动、时序驱动的布局技术，拥有全局布线、布局合法化、静态时序分析、物理优化等齐全功能，支持千万门级网表的优化，以及具有基于机器学习模型的加速优化，可高效处理拥塞、时序和面积等问题并实现快速收敛，加速高性能复杂设计的迭代。强大的算法实现能力是LePlace工具的核心优势。LePlace布局及物理优化工具可处理千万级的单元规模（百亿级晶体管），其核心算法获得了国际业界的高度认可，有力推动了国际集成电路布局算法的发展。现场展示显示，在多个工业实际案例中，LePlace的设计结果在关键技术性能与当前主流EDA工具相当，在部分案例中甚至有5%-10%的提升。
陈建利董事长受邀发表专题演讲
在“EDA与IC设计创新”专题论坛上，上海立芯董事长陈建利博士带来了《打造自主可控的数字集成电路物理实现工具》的演讲。陈博士指出，当前国产EDA工具企业面临千载难逢的发展机遇，上海立芯紧密携手业内同行，拥抱开放、协作、创新机制。在技术研发上，上海立芯注重长期的技术积累与创新，争做自主可控的中国“强芯器”。在产品策略上，上海立芯致力于打造其LeCompiler数字全流程工具系列并率先在数字设计的布图规划、布局及物理优化流程上，分别推出了LePlan和LePlace两款工具。
陈博士指出，上海立芯推出的LePlan工具在早期客户的使用中表现优异，后续将大规模推向市场以满足更多设计客户的需求。LePlace工具已深度介入国产高端芯片的设计流程，同时有数家设计公司正在开展工具评估。
