突破存储墙瓶颈 AI芯片产业加速迈向“存储解耦”新架构

来源:钜亨网 #存储#
1133

2026年AI基础设施峰会于加州圣克拉拉举行,吸引约6000人参与。包括美光、三星、SK海力士、博通、高通、OpenAI与AWS等半导体及云端巨头聚首,对存储与储存架构的“分层解耦”(Memory-Storage Disaggregation)达成强烈共识,视其为打破“存储墙”(Memory Wall)瓶颈的最可行技术路径。

存储解耦是指将传统以GPU为中心、依赖单一高效能存储的架构,转变为将存储与储存进行“分层”与“专用化”分离的系统设计。其核心思维是“动态分层、按需配置”,打破过往只靠单一高效能存储(如HBM)支撑所有运算的做法,改依不同工作负载选用最合适的存储层级。

评估指标转向:效率优先取代纯算力堆叠

数据显示,Transformer模型规模每两年暴增约240倍,但存储频宽与容量同期仅成长约2倍,导致传统以GPU为中心的架构难以为继。

美银证券研究团队于报告中指出,随着AI应用走向代理人AI(Agentic AI),产业的评估架构已由追求纯粹算力(FLOPs),全面转向“每瓦代币数”(tokens/W)与“每美元代币数”(tokens/$)等效率指标。这使资料中心的采购逻辑发生实质改变,存储架构的灵活性与能源效率成为全新竞争维度。

厂商技术路线分化:3D堆叠与分层存储

面对多样化工作负载,各大厂商相继发表创新技术:

高通发表“HBC”(高频宽计算)方案,将LPDDR存储直接3D堆叠于计算芯片上,达到SRAM约200倍的容量功耗比与HBM约6倍的频宽功耗比,预计于2027年年中的AI250加速卡首次亮相。

SK海力士推出情境化分层存储,包含专为存储密集负载打造的PIM(存储内计算)、专攻长文本且容量达HBM 10倍的HBF(高频宽快闪存储),以及SALT-KV软件调度方案。

博通、Marvell与Astera Labs:在互连层面,博通推动全层级开放乙太网络架构;Marvell与Astera Labs则提供定制化芯片与专用PCIe方案,回应热络的定制化需求。

部署速度与系统级整合成为关键

除了芯片设计,机架量产与部署稳定度也成为重要焦点。AWS的实务经验显示,通过将测试产能与部署现场同地建置,成功大幅压缩原本长达6至9个月的芯片测试稳定周期。

美银证券团队总结,产品的快速迭代不再单靠芯片设计能力,更取决于系统级工程整合与软硬件协同优化。

责编: 爱集微
来源:钜亨网 #存储#
THE END
关闭
加载

PDF 加载中...