9月9日至11日，第二十七届中国国际光电博览会（CIOE 2026）在深圳国际会展中心举办。奥芯明以“智创芯纪元，构筑超互联基石”主题亮相，带来面向下一代光电互连制造的技术展示，围绕CPO与光子集成器件制造，集中展示AMICRA NANO、AMICRA NOVA、MEGA、NUCLEUS与FIREBIRD等高精度贴装、键合与多芯片集成平台解决方案，并结合扇出型封装、热压键合等先进封装工艺能力，与产业界共同探讨CPO由技术验证走向稳定、可重复、可规模量产的关键路径。
作为 ASMPT 面向中国半导体芯片制造、封装与组装市场设立的专门企业，奥芯明在中国具备研发、设计、组装、销售及技术支持能力，并结合 ASMPT 集团的全球工程经验和技术积累，为中国客户提供本地化的设备、工艺与应用支持。
在同期举行的光电融合技术与产业发展论坛上，奥芯明技术方案与商务拓展曹沈炀发表《从精密组装到异构集成：CPO规模化落地的封装挑战与解决方案》主题演讲。他从先进封装制造视角剖析CPO（共封装光学）产业现状，指出AI算力爆发驱动光互连由传统可插拔架构向更高集成度方向演进，而PIC/EIC光电异构集成、高精度工艺管控、翘曲与污染控制等制造难题，仍是CPO从技术原型走向稳定规模化制造需要解决的关键问题。
从可插拔到 CPO，光互连持续走向更高集成
随着大模型与AI算力集群高速扩张，数据中心内部带宽、功耗、时延压力持续抬升，光互连正从可插拔光模块向集成式光引擎演进。这一转型的核心驱动力来自 Scale-Up 网络的爆发式增长。Yole 最新预测显示，Scale-Up 架构已成为光引擎市场的核心增长引擎，其需求量被大幅上修，预计到2031年市场规模将突破1000亿美元，是2025年预测值的15倍，年复合增长率高达214%。这一趋势主要源于 switch 及 XPU 互联对带宽密度的极致追求。
在此背景下，曹沈炀在演讲中梳理“x”PO技术迭代路线，当前行业从 DPO、LRO/LPO、NPO 向 CPO 等多种架构演进，光引擎与交换 ASIC 或计算芯片的距离持续缩短，集成载体也可从共享 PCB 进一步发展到共享封装基板或中介层。相较于传统可插拔光模块，CPO 的核心方向是进一步缩短光引擎与 ASIC 或 xPU 之间的高速电连接路径，从而为提升带宽密度、降低通道损耗和改善链路能效提供新的系统路径，与此同时，其制造复杂度、测试与可维护性要求也随之提高。
曹沈炀指出，CPO并非光器件简单组装，而是涉及电子、光子、材料与封装工艺之间的异构集成。随着集成密度提高，对对准精度、材料匹配以及多工序协同控制提出了更高要求。尤其是下一代算力芯片的封装走向3D堆叠、CoWoS-L与CPO结合，集成高性能存储、SoIC、光引擎等，这对封装制造提出前所未有的要求。
曹沈炀在演讲中拆解了当前CPO封装制造的四大核心挑战。第一是PIC光子芯片与EIC电子芯片高密度集成，随着互连间距缩小，芯片对准与键合工艺窗口持续收窄；第二是多材料体系热膨胀系数（CTE）失配，PIC、EIC、RDL、底部填充/模塑或密封材料、转接板与载板等多种材料共存，在回流焊、功率循环和高低温循环过程中，容易产生基板翘曲、芯片偏移和应力集中，当互连由传统凸点走向微凸点乃至 Cu-Cu 混合键合，互连间距缩小使对准与共面性容差急剧收紧，翘曲与共面性偏差将直接体现为空洞、阻值漂移、界面裂纹及可靠性失效，成为键合良率和长期寿命的关键约束；第三是光学耦合区域对颗粒、助焊剂残留及工艺污染高度敏感，因此生产环节需要同时兼顾电气互连质量，做好光学端口保护、无助焊剂工艺以及清洗流程兼容；第四是多器件工艺条件存在差异，激光器、PIC、EIC、微透镜、光纤阵列在对准方式、键合材料、温压条件等方面要求各不相同，需要在精度、洁净度、良率、可靠性之间建立稳定可行的工艺窗口。
曹沈炀强调，CPO 规模化制造需要同时关注互连密度、工艺温度、洁净度、良率与可靠性等多个维度，制造能力正在成为技术从验证走向稳定应用的重要基础。
奥芯明展示面向 CPO 关键制造环节的设备与工艺能力
CPO 光电集成包括光引擎封装与光引擎-ASIC/XPU 协同集成两大环节，涉及晶圆级、基板级等多道先进封装工艺。其中，光引擎封装涵盖 PIC/EIC 集成、激光器-FAU-Lens-PIC 互连等关键工序；光引擎-ASIC/XPU 协同集成则负责将封装完成的光引擎与交换芯片或计算芯片进行系统级整合。从光引擎与基板集成、PIC/EIC 异构集成，到微透镜贴装及激光器共晶固晶，不同工序对贴装精度和工艺控制的要求并不相同。其中，激光器、微透镜等位置窗口敏感的光子器件贴装可进入亚微米级精度范围；以 AMICRA NANO 为例，其公开 XY 贴装精度为 ±0.2 μm @ 3σ。
针对上述挑战，奥芯明围绕不同 CPO 架构所涉及的关键制造环节，结合本地工程与应用支持能力，展示了奥芯明和ASMPT 在精密光子组装和先进封装领域的相关设备与工艺能力，覆盖光学器件精密贴装、PIC/EIC 异构集成，以及光引擎与基板或中介层集成等制造任务，可兼顾高精度器件贴装与大尺寸、多芯片集成需求，为硅光、CPO 光引擎及多芯片光电组件的工艺开发与制造导入提供支持。
在先进封装互连方面，曹沈炀介绍了回流焊、热压键合（TCB）、无助焊剂热压键合以及混合键合等不同工艺路径。随着互连间距持续缩小、互连密度不断提升，更短距离、更高密度的芯片间互连有助于降低数据传输的单位比特能耗，为 AI 集群持续增长的带宽与功耗需求提供重要支撑。
面对 AI、CPO 与高性能计算对更高集成密度和制造精度的需求，曹沈炀结合典型封装场景梳理了多类关键制造任务，包括逻辑芯片、HBM及嵌入式硅桥的 C2W/C2P 集成，大尺寸复合芯片及光引擎的 C2S 集成，面向HBM、SoIC及 PIC/EIC 的高密度 C2W 互连，以及微透镜、FAU、激光器等光学器件的高精度贴装。
平台组合方面，相关设备能力覆盖从光子器件精密贴装到先进封装的不同制造环节。AMICRA NANO 面向对位置窗口高度敏感的亚微米级光子器件贴装，AMICRA NOVA 在高精度与生产效率之间取得平衡，MEGA 则面向多芯片、多器件的光电组件精密贴装；在先进封装环节，NUCLEUS 系列聚焦晶圆级与面板级扇出型封装中的高精度贴片，FIREBIRD 系列面向细间距热压键合，并可结合 AOR 主动氧化物去除技术实现无助焊剂 TCB，LITHOBOLT 系列则面向Die to Wafer（D2W）混合键合，以更高密度的直接键合方式以支持进一步缩小的互连间距。随着HBM、硅桥（Si Bridge）、CoWoS-L/CoPoS-L等先进封装架构的持续演进，行业对精密贴装、多芯片集成、热压键合及高密度互连提出更高要求，推动制造平台向更高精度、更高集成度和更灵活工艺发展。
展望未来，曹沈炀强调，当前CPO尚处在产业爬坡阶段，行业不能只聚焦单点精度指标，更要建立完整工艺体系，平衡精度、良率、产能与成本。技术演进上，NPO、CPO等多条技术路线仍将长期并行演进，从精密器件组装走向更高密度的光电异构集成，将持续推动制造平台与工艺能力升级。设备厂商需要与封装厂、芯片厂、云厂商深度协同，共同打造稳定、可量产的制造工艺，推动CPO实现规模化落地，为下一代AI算力基础设施的发展提供支撑。
AI算力持续扩容带动高速互连需求爆发，CPO市场长期成长空间广阔，但商业化不会一蹴而就，封装制造、良率管控、测试策略与供应链成熟度共同决定技术落地节奏，光电异构集成的工艺突破，将成为打开CPO产业空间的关键钥匙。
