1.英伟达将以129.3亿美元收购Hugging Face；
2.直击CSEAC 2026：盛美上海亮出“技术矩阵”，从FOPLP电镀到原子级制造破解AI芯片之困；
3.东方晶源亮相IDAS 2026：以AI重构先进制程光刻热点检测体系；
4.【IC创新博览会】硅光产业峰会9月10日登场，从芯片到封测全链条集结；
5.美商务部长卢特尼克：芯片关税即将到来，来美国建厂可豁免
6.台积电凭什么牢牢抓住苹果？英特尔最难追的不是制程
1.英伟达将以129.3亿美元收购Hugging Face
9 月 3 日，英伟达 CEO 黄仁勋宣布，英伟达已同意以 129.303 亿美元（约合868.61亿元人民币）收购 Hugging Face。双方将共同扩展 Hugging Face 平台，强化其基础设施，并为全球开发者和机构拓宽 AI 的使用渠道。
黄仁勋表示，超过 1800 万名开发者、研究人员和创作者使用 Hugging Face 分享超过 300 万个模型、50 万个数据集和 100 万个应用。超过 20 万家公司使用该平台来发现、评估、定制和部署 AI。
Hugging Face 被誉为全球最大的 AI 开源社区。截至发稿，英伟达美股盘前拉升转涨。
2.直击CSEAC 2026：盛美上海亮出“技术矩阵”，从FOPLP电镀到原子级制造破解AI芯片之困
2026年8月31日至9月2日，第十四届半导体设备材料及核心部件展（CSEAC 2026）在无锡太湖国际博览中心盛大举行。盛会期间，盛美上海深度参与同期举办的“2026中国电子专用设备工业协会半导体设备年会”及多场专题研讨会，集中展示了公司在薄膜沉积、先进制程清洗及人工智能赋能电子制造等关键技术领域的最新突破与产业化实践，共同推动半导体制造技术向更高精度、更优性能的方向持续演进。
AI芯片封装加速演进，FOPLP与差异化电镀技术构筑产业新动能
在人工智能与电子制造设备发展论坛上，盛美上海工艺资深副总裁贾照伟以《面向AI芯片的先进封装FOPLP与电镀技术的机遇与挑战》为题发表主题演讲，深度解析了AI驱动下先进封装的产业趋势，以及面板级扇出封装（FOPLP）技术的核心价值与技术难点，并分享了盛美上海以自研差异化技术破解行业痛点的实践与成果。
盛美上海工艺资深副总裁贾照伟
贾照伟指出，AI与高性能计算（HPC）需求的持续释放，正在推动全球先进封装市场以远超行业整体的速度扩张。作为扇出型晶圆级封装（FOWLP）的延伸，扇出型面板级封装（FOPLP）将多颗芯片与无源器件在大尺寸面板上重新分布并互连集成。但从传统圆片工艺转向方形面板工艺，产业也面临着全新的技术挑战，一是电镀均匀性控制难；二是细间距凸点倒装制程后的助焊剂清洗瓶颈；三是边缘工艺与大尺寸适配难。
针对FOPLP产业链的核心痛点，盛美上海打造了覆盖电镀、真空助焊剂清洗、边缘刻蚀的全流程面板级封装设备矩阵，以差异化专利技术实现工艺突破，加速面板级封装的量产落地。例如盛美推出的水平电镀系统采用专利多阳极控制技术（中国台湾专利号I912536，其他地区专利在审），通过分区调控电场分布，配合面板同步运动设计，实现了面板全域的均匀电镀，从根源上解决了方形面板边缘效应与电场控制难题。
针对Chiplet架构下细间距凸点的助焊剂清洗痛点，盛美研发的Ultra C vac-p真空助焊剂清洗设备，通过真空环境打破液体表面张力限制，让清洗液充分渗透至20μm级的凸点间隙，大幅提升清洗效率。
在面板边缘处理环节，盛美面板级边缘湿法刻蚀设备配备精准光学对中装置、高速实时精准喷嘴位置控制技术，刻蚀精度可达±1mm，边缘刻蚀范围可在0-20mm间灵活调控；采用真空式卡盘，面板搬运稳定性高，可适配±10mm翘曲。设备最多可配置6个工艺腔，支持正反面刻蚀，铜刻蚀工况下每小时产能可达40片，满足量产线的高效需求。
“AI时代的产业机遇，离不开全产业链的协同创新。”贾照伟在演讲尾声表示，盛美将持续加大研发投入，深耕面板级封装等前沿赛道，以更成熟的设备方案和更稳定的工艺能力，助力全球半导体封装产业的技术升级与成本优化。
破解三维结构困局，直面先进湿法清洗工艺技术挑战
盛美上海工艺副总裁王文军在先进制程清洗技术及设备专题研讨会上发表了以《先进湿法清洗工艺技术挑战及发展方向》为主题的演讲，分享了先进湿法清洗工艺的技术挑战和未来发展方向，以及盛美上海的解决方案。
盛美上海工艺副总裁王文军
王文军指出，“随着逻辑芯片进入3nm及以下节点、3D NAND突破200层、DRAM深宽比持续增大，芯片结构加速向微细化、三维化和高深宽比发展。芯片制造技术的发展为装备和技术提供了新的发展机遇，但同时也面临着从平面尺寸向三维结构发展的重大范式挑战。先进节点的湿法工艺作为半导体制造的核心工序，贯穿了芯片制造全流程。目前先进节点湿法工艺面临三大共性挑战：一是纳米颗粒的高效无损去除，需兼顾清洗效率与结构完整性；二是三维结构内部的多维度刻蚀均匀性问题，不仅要解决微观结构内部横向和纵向的刻蚀均匀性，还要解决晶圆内和晶圆间的一致性问题。三是需要抑制干燥过程中晶圆表面或图形结构局部出现的弯曲、变形和粘连。”
围绕上述先进制程中湿法工艺的三个难点，盛美上海经过多年技术攻关，已推出一系列具有自主知识产权的关键湿法解决方案。据王文军介绍，三维结构清洗面临着颗粒缺陷容忍度低、深宽比提升导致清洗介质与外场作用难以有效传递，以及脆弱结构易发生损伤等挑战，传统清洗难以兼顾低损伤与高颗粒去除率。盛美上海的SAPS/TEBO兆声波+稀释药液单片清洗技术可同时实现两项指标，此外FW（Function Water）提供微纳气泡及弱碱性环境协同SAPS/TEBO，能够有效提升清洗效率并降低材料损失和图形损伤。
“三维结构刻蚀中化学反应可控性较差，影响良率。传统槽式刻蚀采用溢流方式，但面对3D NAND的三维深孔结构时，刻蚀速率极低，且副产物易导致堵孔。盛美上海提出了强化气泡边壁液膜压缩-尾涡湍动协同强化刻蚀思路，实现了气泡大小和气泡间隔的动态调控。该技术支撑研制了搭配脉冲式气泡强化技术的国产高端三维存储芯片湿法刻蚀装备，解决了超高层3D NAND氮化硅刻蚀难题，另外在干燥环节，目前盛美上海的超临界设备已经给国内头部的逻辑芯片企业和存储芯片企业都完成了Demo阶段的验证，可以实现高深宽比图形的零粘连清洗干燥。”王文军说道。
面向亚3nm节点，构建原子级制造技术矩阵
盛美上海工艺副总裁金一诺出席薄膜沉积技术、制程及设备专题研讨会，并发表题为《面向亚3纳米节点的集成电路原子级制造技术矩阵》的演讲，围绕先进节点制造趋势、薄膜原子级沉积技术以及湿法原子级刻蚀技术等内容，分享了盛美上海的技术探索与产业实践。
盛美上海工艺副总裁金一诺
金一诺指出，随着逻辑节点向2nm及以下演进，集成电路制造尺寸逐渐逼近物理极限，传统加工精度已触及原子尺度。与此同时，器件结构由平面走向三维，GAA、CFET及背面供电等技术持续发展，制造复杂度进一步提升。AI及大模型快速发展，也对芯片功耗、集成度和算力提出了更高要求。
金一诺在演讲中强调：“集成电路的未来，不仅在于‘造得更小’，更在于‘控得更准’。”原子级制造涵盖原子级构筑与原子级去除，包括原子级沉积、原子级刻蚀等技术。金属互连是原子级制造的重要应用方向。随着互连线宽不断缩小，电子散射加剧，传统铜互连面临电阻上升、电迁移失效及复杂三维结构填充等挑战。在铜互连阻挡层方面，ALD TaN能够在复杂三维沟槽内实现超过95%的台阶覆盖率。相同厚度下，采用ALD技术可将通孔电阻率降低30%，同时扩大工艺窗口并提升良率。
针对3nm以下节点传统电镀工艺面临的种子层不连续、纳米空洞及添加剂扩散受限等问题，电化学原子层沉积铜（E-ALD Cu）通过液相自限制的欠电位沉积，实现逐原子层连续生长，为纳米沟槽无缝填充提供了新的技术路径。与此同时，钼（Mo）、钌（Ru）等新型互连金属由于电子平均自由程较短，且工艺整合中不需要阻挡层，有望降低极小尺寸互连结构的电阻率。其中，Mo的电子平均自由程约为15nm，低于铜的39nm；ALD Mo可在亚10nm窄沟槽内实现无空洞保形填充，为3nm以下节点互连材料演进提供新的选择。
金一诺表示，随着先进节点持续推进，原子级制造技术在集成电路制造中的应用占比将不断提升。亚3nm节点已难以依靠单一工艺实现突破，而需要新材料导入、薄膜生长与材料去除等全流程协同，原子级制造也将由“单点工艺”走向“技术矩阵”。盛美上海将依托现有湿法刻蚀、电镀及化学气相沉积等产品技术平台，进一步拓展面向3nm及以下节点的原子级制造技术。
AI浪潮重塑全球半导体格局，盛美上海以差异化创新稳步前行
在2026中国电子专用设备工业协会半导体设备年会上，盛美上海工艺副总裁金一诺发表了题为《AI浪潮重塑半导体格局：先进工艺革新与盛美差异化之路》的主旨演讲。他从全球市场变局、尖端工艺挑战、公司技术创新及平台化全球化战略等多个维度，系统阐释了盛美对行业趋势的洞察与实践路径。
AI算力的爆发式增长，不仅重塑了封装形态，更对逻辑、存储及先进制造全链条提出了严苛的工艺升级要求。金一诺表示，算力迭代正倒逼整个产业链加速革新：逻辑芯片向2nm、3nm及CFET架构演进；DRAM向更小单元尺寸及3D-DRAM方向发展；3D NAND层数持续攀升，2026年有望突破500层。在先进制程逼近物理极限的背景下，行业挑战已不再局限于结构制造本身，无损伤清洗干燥、纳米级颗粒去除、高深宽比结构处理及新型材料适配，正成为制约良率和性能的核心痛点。
面对行业痛点，盛美上海依托差异化原创技术，给出了覆盖清洗与电镀关键环节的解决方案。金一诺介绍，在清洗领域，盛美拥有SAPS、TEBO第二代兆声波技术、超临界CO₂干燥、单片SPM、Tahoe槽式单片混合清洗、N₂鼓泡等多项专利技术，既能高效去除微小颗粒，又可避免精细结构坍塌损伤，同时降低化学品消耗与二氧化碳用量，兼顾良率与工厂运营成本；电镀业务则实现从晶圆纳米互连到面板级封装的全覆盖，凭借多阳极局部电镀、真空预湿两大核心技术，攻克大尺寸面板电镀均匀性难题，面板级电镀设备更斩获国际3D InCites技术创新奖，适配CoPoS、HBM、面板封装等AI核心场景。
单点技术突破之上，盛美上海正将差异化优势延伸为平台化的产品矩阵与全球化的市场布局。金一诺表示，目前，盛美上海已搭建起涵盖湿法清洗、电镀、炉管、涂胶显影Track、PECVD、湿法先进封装、面板设备、无应力抛光的完整产品矩阵；临港生产基地持续扩建，规划年产能可达1000台，并配套完整研发产线，支撑产品迭代与客户验证。与此同时，盛美的全球化步伐也在加快：在韩国设立研发中心，服务三星、SK海力士等头部客户，坚持“技术差异化、产品平台化、客户全球化”，致力于让中国制造半导体设备走向全球，向全球前十半导体设备厂商的目标稳步迈进。
写在最后：
在AI与高性能计算重塑半导体产业格局的当下，CSEAC 2026见证了盛美上海以差异化原创技术直面先进制程与封装挑战的系统性布局。从面板级电镀的均匀性突破、三维结构湿法清洗的介质创新，到面向亚3nm节点的原子级制造技术矩阵，盛美不仅回应了当下产业痛点，更为下一代芯片演进提供了技术支撑。而平台化产品体系与全球化研发网络的协同并进，则标志着这家中国设备企业正从单点技术突破迈向系统级竞争力构建。可以预见的是，未来盛美上海将继续以“技术差异化、产品平台化、客户全球化”为航标，在半导体制造新征程中更进一步，服务好全球客户。
3.东方晶源亮相IDAS 2026：以AI重构先进制程光刻热点检测体系
随着芯片工艺向先进节点快速演进，制程节点不断逼近物理极限，良率损失问题以及良率提升“难”的问题，已经成为集成电路行业发展中必须面对的主要挑战。EDA作为集成电路产业链的一个环节，发挥着越来越重要的作用。作为国内集成电路良率管理领域的代表企业之一，东方晶源在EDA²主办的第四届设计自动化产业峰会IDAS 2026上，系统分享了近年来在AI赋能计算光刻与良率管理方向的最新技术进展——从Total Mask层面的热点早期检测体系，到感知全芯片三维光刻胶轮廓的3D-PHD技术，展示了一条以AI重构光刻热点检测、将良率问题尽可能前置的技术路径，为先进制程突破探索出一种全新可能。
先进节点良率的困局：传统OPC模型“不够用了”
随着芯片制程向先进节点快速演进，工艺窗口正在持续收窄。在此情况下，图案化（Patterning）相关的系统性良率损失愈发突出。通常而言，芯片良率损失可归为三类：随机缺陷（Random defect）、系统良率损失（Systematic yield loss）和参数良率损失（Parametric yield loss），其中光刻、刻蚀热点是造成系统良率损失的关键来源。而设计意图与硅片实际形貌之间的偏差，更是始终横亘在版图与良率之间的一道鸿沟。
当前业界主流的光刻热点预测仍高度依赖OPC（光学邻近校正）模型。但在先进节点实践中，这一模型体系正面临结构性局限。对此，东方晶源HPO战略产品研究中心总监张生睿在演讲中指出，Fab在新节点研发阶段，技术开发部门通常使用CD-SEM量测数万条Gauge来标定模型；为兼顾量测效率与准确性，这些Gauge大多选取包含版图核心特性的相对简单的测试图形，且主要集中在标称工艺条件（NC condition）下。由此建立的OPC模型虽具备普适性，适用于光罩修正，但面对实际芯片中复杂版图图形在工艺窗口边界（PW condition）下的表现时，精度明显受限。更关键的是，OPC模型也没有考虑刻蚀效应，无法提前预测刻蚀相关的热点，在先进节点不断演进、刻蚀在芯片图形化工艺中发挥越来越大作用的背景下，自然也难以胜任新产品的热点预测任务。
热点预测不准的直接代价，是高昂的流片迭代成本。如果缺乏有效的前置检测手段，新产品往往需要经历6至8轮迭代才能收敛。如何在流片之前更准确、更动态地发现全芯片掩模上的潜在薄弱点，成为缩短先进工艺研发周期、降低成本的关键。
面对这一挑战，东方晶源提出的思路是基于AI构建多层次的工艺反馈模型，以掩模版图形为发力点，一方面在掩模层面有效减少潜在图形化工艺坏点，另一方面让量检测装备更高效、更全面地发现硅片上的图形化工艺坏点。这一策略已在实际生产中得到验证。
DMC、PHD、vPWQ，把热点拦截在流片之前
在“制造与良率工程论坛”上，张生睿以“AI-Enabled Total Mask for Better Patterning”为主题，介绍了东方晶源以掩模版图形为核心搭建的多层次AI工艺反馈模型。简言之，该方案的思路是沿着芯片制造流程设置三道关卡，分别以DMC、PHD和vPWQ三个创新性的点工具，分别在设计版图、OPC后掩模和刻蚀三个阶段提前筛查热点，构成完整的Total Mask体系。
DMC（Design Manufacturability Check）面向Fabless和FAB设计服务部门。传统流程中，从设计版图到光刻轮廓需要经过Retargeting、Placing SBAR、Mask Optimization等数十次光刻模型仿真与掩模参数调整的迭代运算，耗时耗力。DMC以“D2C”AI快速光刻反馈引擎为核心，以AI模型学习并基于AI代表整套OPC Recipe的反馈机制，可以快速从原始设计版图直接预测硅片轮廓和潜在热点。
精度方面，D2C已在先进节点Fab上经过多轮验证：关键层全芯片范围内，D2C AI模型输出的轮廓与完整OPC Recipe仿真轮廓相比，超过99%的位置差距小于1nm；基于该引擎，DMC能以约95%的准确率发现潜在坏点，对OPC中已确定的严重坏点覆盖率接近100%。
如果说DMC解决的是“从设计快速获得工艺反馈”的问题，PHD（Patterning Hotspot Detection）则瞄准OPC之后、流片之前的掩模坏点检测。具体实践中，在Fab新节点研发时，FAB TD部门会使用CD-SEM 量测数万条Gauge，为了更加准确、高效地得到测量数据，量测CD一般都是包含版图核心特性的相对比较简单的测试图形，且主要是NC condition。这样建立的模型具有相当的普适性，实践中可用于OPC光罩修正，但对实际芯片中复杂版图图形在PW condition下的精度就会受到限制，且因为OPC模型一般在节点研发阶段就已构建完毕，后续很少再调整，故而这样的模型很难适用于新产品的热点预测。
PHD独立于OPC Model，基于SEM图像构建AI助力模型，可以更准确、更动态地检测全芯片Mask潜在的weak point，提前发现潜在坏点。这一技术路线的优势在于：其一，可进一步基于AEI SEM延拓到Etching环节；其二，独立于OPC Model，SEM Based Model可随Process动态演变；其三，针对全芯片Mask，scan mask潜在的weak point；其四，在复杂pattern上精准度更高。
vPWQ（Virtual PWQ）进一步将热点检测能力从光刻环节拓展至刻蚀环节。传统方法中，刻蚀偏差主要通过Sizing Table，但随着工艺节点推进，Sizing Table的精度逐渐退化，难以准确刻画Etch Bias特征。东方晶源基于SEM Contour构建AI刻蚀模型，以传统刻蚀项加CNN网络AI项的混合建模方式，在提升精度的同时抑制AI过拟合，并可随量测数据动态演进。
在AI框架下，该刻蚀模型还可进一步拓展为Comb Etching Model，覆盖LELE、SADP+CUT等多重图形化工艺。2025年举办的IWAPS（国际先进光刻技术研讨会）上，合作Fab方公布了基于LELE Comb Etching Model的仿真检测在量产线的应用成果，表明刻蚀模型可精准仿真坏点，缩短流片迭代验证次数。
通过这三个创新性点工具，东方晶源的Total Mask方案可将传统流程中6至8轮的流片迭代压缩至2至3轮，将助力用户企业大幅缩短产品上市周期，降低成本。
3D-PHD：让全芯片热点检测从“看底部”走向“看形貌”
如果说Total Mask解决的是检测覆盖面和效率问题，3D-PHD涉及的则是芯片热点检测的更深层的盲区：三维形貌。在“工艺及制造使能论坛”上，张生睿就东方晶源在这一难点上所做的探索展开深度分享。
无论是传统OPC模型还是基于SEM+AI的PHD模型，输出的都只是光刻胶底部（resist bottom）的二维轮廓。但在先进节点，工艺窗口收窄、新膜层引入和复杂版图使得热点密度显著上升，一类与光刻胶三维形貌直接相关的缺陷，例如顶部损耗（Top Loss）、侧壁角偏差（Sidewall Angle）、Undercut、显影残留等，仅靠底部二维轮廓是无法有效捕捉的。这些“从底部看不见”的坏点，构成了二维检测体系的固有盲区。
东方晶源的应对分为两层。底层是PanGen Sim——一套精确的三维形貌严格仿真引擎，从掩模图形出发，依次完成曝光、PEB和显影，端到端输出完整的3D光刻胶轮廓（resist profile），由此即可判定top loss/SWA等3D形貌坏点。
但PanGen Sim没法做全芯片仿真预测。严格光刻仿真一般单个task只算一个局部窗口（1～2µm级），全芯片扫描基本是不可能完成的任务。张生睿在演讲中介绍了东方晶源的方案，让PHD充当“放大器”：以PanGen Sim对代表性图形做精确3D仿真，截取光刻胶顶部轮廓（Resist Top Contour），将3D信息转化为2D Contour后训练面向Resist Top的PHD热点模型；随后用该模型对全芯片Mask进行快速扫描，预测Top Loss、侧壁角等三维形貌相关热点；检出的可疑点再回流至PanGen Sim复核完整3D Profile，形成闭环。这一方案可将全芯片三维形貌热点扫描的时间从约1.8年压缩至约8小时。
真实工艺案例验证表明，3D-PHD通过引入顶部切片信息，有效补足了底部视角的盲区，降低了漏检率。其价值体现在三个层面：更早发现，将形貌级热点前置到设计/OPC阶段；降低漏检，以顶部切片弥补二维轮廓的固有局限；降低风险，减少因形貌缺陷导致的流片和验证迭代。
软硬一体自主可控良率优化体系 获部委领导高度关注
东方晶源的整套良率方案以多层次AI工艺反馈模型打通设计版图、掩模、光刻与刻蚀环节，核心目标始终指向“把良率问题尽可能前置到流片之前”，以帮助Fab厂缩短先进工艺研发的迭代周期。值得注意的是，这些工具并非孤立存在，东方晶源已构建起包括PanGen计算光刻平台、SEpA系列电子束量检测装备（EBI、CD-SEM、DR-SEM、HV-SEM）和数据分析平台在内的完整自主工具链。架构在计算光刻平台上的AI模型可指引量检测装备精准锁定高风险区域，而装备在产线上捕获的图形化工艺缺陷，又反向注入AI模型，驱动其持续进化。软件与硬件在这个闭环中融为一体，形成正反馈飞轮。展望未来，整套正反馈闭环机制还可以进一步整合，向AI Agentic驱动的全自动良率优化流程演进。
峰会期间，东方晶源还在IDAS 2026期间设置展台，集中展示了上述自主研发的产研成果。工业和信息化部电子信息司副司长郭力力、工业和信息化部电子信息司集成电路处处长朱邵歆等领导前来参观，东方晶源董事长俞宗强博士详细汇报了公司计算光刻EDA点工具及系统级良率解决方案的最新成果，展现出国产替代与先进制程突破的核心技术能力。
结语
先进制程的竞争，本质上是良率爬坡速度与成本控制能力的竞争，计算光刻EDA作为连接设计与制造的关键枢纽，其自主水平直接关系到国内晶圆厂工艺研发的主动权。东方晶源以AI为杠杆重构光刻热点检测体系，一方面为Fab缩短迭代周期、压低流片成本提供了可落地的工具支撑，另一方面也为国产EDA在计算光刻这一传统弱项上蹚出一条“AI换道”的赶超路径。当良率管理成为中国集成电路向先进节点突围必须跨越的关卡，这样的技术积累与探索，其意义已不止于一家企业的产品迭代，更折射出国产计算光刻EDA产业整体向上的轨迹。
4.【IC创新博览会】硅光产业峰会9月10日登场，从芯片到封测全链条集结
9月9日-11日，2026国际集成电路创新博览会（IICIE）将在深圳国际会展中心（宝安）盛大启幕，以“跨界融合・全链协同，共筑特色芯生态”为主题，构建覆盖集成电路全产业链的高端交流平台。作为本届博览会重磅垂直特色论坛，AI算力时代硅光产业峰会将于9月10日在14号馆馆内会议室-高峰论坛区隆重举行，聚焦硅光制造与封测全链条，围绕 CPO 共封装光学、光电异构集成等核心赛道，直面AI算力爆发下硅光产业工艺与供应链现实难题，打通从芯片设计、晶圆代工到封装模组的产业链路，共探硅光规模化落地的产业新路径。
当前，AI大模型训练与推理对数据中心互连带宽提出近乎无限的需求，传统电互连在功耗、距离与密度三重约束下逐渐逼近物理极限。当 GPU 集群规模从万卡迈向十万卡，节点间数据搬运的能耗与延迟已成为制约算力效率释放的核心瓶颈。硅光技术凭借超高带宽、低功耗与抗电磁干扰等天然优势，正从可插拔光模块向共封装光学（CPO）加速演进，成为破解 AI 算力互连墙的关键路径。
本届 AI 算力时代硅光产业峰会精准聚焦行业发展关键命题，围绕三大核心方向展开深度探讨，助力产业高质量发展。其一，硅光芯片设计与制造工艺突破；其二，CPO与光电异构集成落地。其三，全链条协同与规模化生态构建。本次峰会嘉宾阵容汇聚产业中坚与国际视野，全天共计13场重磅演讲，贯穿硅光设计、制造、封测与系统应用全链条。
光联算力，芯启未来。AI算力时代硅光产业峰会，汇聚硅光与算力互连领域行业精英，聚焦制造工艺、CPO 落地与全链协同等核心命题，搭建起高效对接的产业合作桥梁。这既是前沿技术交流盛宴，也是聚力协同、共促升级的行业盛典。
9 月 10 日，诚邀各界行业人士齐聚深圳，共探硅光产业规模化落地新机遇，共推集成电路产业高质量发展，合力奔赴AI算力互连新征程！
具体信息请见：IICIE国际集成电路创新博览会专题
更多有关“2026国际集成电路创新博览会”商务合作信息，请联系：
孟女士13401132466(同微信） 邮箱：mengying@lunion.com.cn
【IC创新博览会】
IICIE国际集成电路创新博览会（简称“IC创新博览会”）以 “跨界融合・全链协同，共筑特色芯生态”为主题，全面呈现芯片及芯片设计、晶圆制造、封装测试、核心设备、关键材料及核心零部件的全链条生态布局。今年展会将与CIOE中国光博会、elexcon深圳国际电子展同期同地举行，深度联动半导体制造、集成电路、光电、嵌入式电子等核心领域，三展总展示面积达34万平方米，参展企业超5000家。
5.美商务部长卢特尼克：芯片关税即将到来，来美国建厂可豁免
美国商务部长霍华德·卢特尼克证实，特朗普政府正准备推出新一轮半导体关税，其核心在于为在美国制造芯片的公司提供豁免——这一设计将外国芯片制造商的关税风险从其出货量转移到其愿意在美国晶圆厂投入多少资金。对于已根据双边贸易协议做出承诺的中国台湾供应商而言，问题不再是关税是否会到来，而是美国市场规模能为公司带来多大的经济效益。
此前有报道称美国政府正在考虑对半导体征收全面关税，并且美国商务部倾向于将关税豁免与美国投资挂钩。卢特尼克对此回答说：“是的，完全正确。”
将制药业的模式应用于芯片
卢特尼克表示，该模式与制药业的模式相同。“我们为那些在美国本土生产创新药品并享受最惠国待遇的公司提供关税减免，所以，半导体行业也应该如此。如果你在美国生产，我们将为你提供关税减免。如果你不在美国生产，那么你就要缴纳关税。”
他没有透露具体的税率、产品范围和生效日期，只表示已就此咨询过业界：“所有公司都知道关税即将到来。他们都经历过这个过程。”当主持人追问关税是否只是手段而非目的——一种吸引投资的工具时，他没有否认这种说法，而是将这一做法描述为“有针对性、深思熟虑的关税政策，其基本含义是：如果你在美国生产，就不用缴税。但如果你不在美国生产，就得做好进入全球最大市场的准备。”
中国台湾承诺投资40%以及新一轮投资
卢特尼克披露的最具体的承诺与中国台湾有关。“美国和中国台湾贸易协议规定，中国台湾将把40%的芯片生产转移到美国。”他还补充说，预计中国台湾将在“下周”宣布另一笔200亿~300亿美元的美国投资。
他列举了两个项目作为该策略奏效的证据：台积电在亚利桑那州投资2650亿美元的半导体工厂和美光投资2500亿美元的存储器工厂，“仅这两家公司就投资超过5000亿美元。这就是特朗普关税政策的成效。”
从不到2%的产量，到50%的目标
卢特尼克表示，美国承诺的半导体投资总额为1.2万亿美元。他说，本届政府上任时，美国国内的半导体产量“不到2%”，现在“正朝着40%迈进”——如果英特尔的转型成功，“在我们卸任时”将达到50%。他没有具体说明这些百分比指的是全球产量、产能、价值还是尖端工艺节点，而且这些数据也没有公布基准线。
关税收入和法律悬而未决的问题
半导体计划的实施受到一个悬而未决的法律问题的制约。卢特尼克表示，最高法院裁定《国际紧急经济权力法》（IEEPA）未授权征收关税，导致这些关税失效，但这些关税将在未来几周内“恢复生效”，他预测关税收入将“每年超过3000亿美元~4000亿美元”。
卢特尼克在采访中始终没有提及韩国、三星电子或SK海力士，也没有提及任何与中国台湾40%的承诺类似的针对韩国的具体承诺——这使得韩国存储器制造商面临的风险问题未得到解决。他还指出，拟议的半导体关税没有任何法律依据，也没有回应科技公司发出的警告，即此类措施可能会削弱美国在人工智能领域的雄心。
6.台积电凭什么牢牢抓住苹果？英特尔最难追的不是制程
《AppleInsider》引述半导体研究机构《Culpium》报道，台积电能长期稳居苹果核心芯片供应商，靠的不只是先进制程与量产能力，更重要的是数十年累积的客户信任。英特尔 即使重新取得苹果部分芯片业务，仍难以复制双方的合作关系。
苹果2020年开始让Mac告别英特尔处理器，全面转向自行设计的Apple Silicon，并由台积电负责制造。这项转变为苹果带来更高的软硬体整合能力，也让台积电进一步巩固在苹果供应链中的地位。
尽管美国总统特朗普今年6月宣布，苹果已同意与英特尔合作，在美国生产部分芯片，但这并不代表苹果重回英特尔怀抱。英特尔目前面临的核心问题，也不只是制程技术能否追上台积电，而是能否让苹果相信其具备足够产能、稳定交付能力与保密意识。
台积电不与客户竞争 先取得苹果信任
苹果早年曾邀请英特尔生产移动设备处理器，但遭到拒绝，之后改由三星电子供应。然而，三星既是芯片供应商，也是苹果在消费电子市场的竞争对手，加上三星参与Google母公司Alphabet的Android生态系，使时任苹果CEO乔布斯对其有所顾虑。
台积电的商业模式正好解决了这项问题。台积电专注替客户制造芯片，不推出与客户竞争的自有品牌处理器，因此得以在合作过程中保持中立。台积电先后服务英伟达、高通等芯片设计公司，也逐步证明自己能够保护客户技术与商业机密。
2010年底，鸿海创始人郭台铭安排台积电创办人张忠谋与苹果运营主管杰夫·威廉斯 (Jeff Williams) 会面。威廉斯当时提出，希望台积电成为苹果的芯片代工商，甚至承接苹果全部订单。
双方经过数月谈判后，苹果一度暂停合作计划，转而评估英特尔的代工能力。张忠谋当时并未感到忧心，因为他认为，苹果选择供应商时重视的三项条件，分别是技术、制造能力与信任，而英特尔在这些方面并未优于台积电。
2011年3月，当时担任苹果代理CEO的库克向张忠谋表示，英特尔不知道该如何经营晶圆代工业务。这也让张忠谋更加确信，台积电真正的优势不只是生产芯片，而是懂得如何服务客户。
英特尔陷入先有订单、还是先扩产的困局
英特尔近年积极发展晶圆代工业务，希望重新争取苹果等大型客户，但财务与产能策略却形成阻碍。
陈立武2025年3月接掌英特尔后，强调公司不能再无限制投入资金，因而放慢俄亥俄州晶圆厂建设进度，并取消原订在德国与波兰兴建工厂的计划。英特尔也不愿在客户正式承诺下单前，提前建置大量产能。
问题在于，苹果等大型客户同样不愿在英特尔证明产能及交付能力前交出订单。英特尔希望先取得订单再扩产，客户却要求先看到产能才愿意下单，使英特尔陷入难以突破的两难。
尽管如此，在白宫推动芯片美国制造的政策压力下，英特尔仍持续争取外部客户，并成功与Alphabet、特斯拉及英伟达展开合作。
争取苹果订单 却踩中保密红线
除了产能疑虑，英特尔在争取苹果订单时还犯下保密失误。
英特尔曾为了向苹果证明公司能迅速增加产能，透露已与设备供应商讨论采购事宜。然而，英特尔在相关谈判中宣称苹果已是其客户，并以此要求设备供应商优先供货。
这项做法直接踩到苹果高度重视的保密红线。英特尔不仅在合作尚未正式确定前使用苹果名义争取设备，还主动向苹果透露此事，反而证明公司未必能妥善保护客户信息。
技术与产能可以投资 信任只能长期累积
受到当前半导体产业供需与美国制造布局影响，苹果仍选择与英特尔合作，但双方关系与苹果、台积电之间的长期伙伴模式仍有明显差距。
台积电多年来对客户身分与合作内容保持低调，同时坚持不与客户竞争。这套经营模式让台积电能持续承接苹果订单，也使信任成为其他晶圆代工业者难以跨越的门槛。
台积电董事长暨总裁魏哲家今年7月向投资人表示，技术研发与制造产能固然重要，但信任无法像到便利商店购买牛奶一样，随时都能取得。对英特尔而言，制程与产能仍可透过投资改善，但要重新取得苹果信任，显然需要更长时间。（文章来源：钜亨网）
