EN
  • 收藏

  • 点赞

  • 评论

  • 微信扫一扫分享

【芯视野】3D Fabric联盟,台积电“掐尖”3D IC的一场“阳谋”

来源:爱集微

#芯视野#

#3D-IC#

#台积电#

2022-11-16

集微网消息,近日,台积电开放创新平台(OIP)正式宣布组建3D Fabric联盟,作为OIP的重要补充,旨在帮助客户克服3D IC设计制造测试复杂性日益增加的挑战,加速基于台积电3DFabric技术的3D IC产品走向市场。

首批3D Fabric联盟成员,包括了EDA、IP、设计服务、存储、OSAT、基板、测试等七大领域19家顶级厂商,是半导体产业界第一个面向3D IC制造的生态联盟,将为相关产品设计、内存模块、基板技术、测试、制造和封装提供全方位解决方案和服务。

台积电此举,或许将成为行业内外热议已久的3D IC大规模产业化里程碑,亦应引起大陆产业界的充分重视。

技术挑战成3D IC落地“拦路虎”

3D IC,无疑是具有极大潜力的技术方向,正如台积电方面在声明中所描述的:“从汽车和数据中心到物联网、智能手机和HPC相关应用的硅含量不断增加,它们在所有行业中的重要性都将增加。这些现代工作负载将封装技术带到了创新的前沿,因为它们对产品的性能、功能和成本至关重要。因此,产品设计必须采用更全面的系统级优化方法。3D堆叠和先进封装技术为芯片级和系统级创新的新时代打开了大门”。

尽管在不同语境中,3D IC一词有着变动不居的涵盖范围,不同的人存在不同的理解,包括2.5D硅中介层、FOWLP、WoW、CoW等繁多技术,不过大体而言,均指向以2.5D/3D立体堆叠多个裸片/芯粒(Chiplet),由于可以实现传统SoC各片上模块的“解耦”,有望为芯片功能、性能、成本、开发周期的综合优化提供了全新权衡空间,特别是其中的芯粒(Chiplet)概念,因其适应大众传播的特性而广为人知,并被寄托了“超越摩尔定律”的期待。

不过与讨论或资本市场炒作的热度相比,3D IC具体产品迄今为止却寥寥无几,除了商业模式尚待摸索,技术层面的“硬约束”无疑是首要原因。

国内领先的物理IP提供商锐成芯微,在集微网采访时就指出,当前市场对高算力需求日益强劲,但摩尔定律收益趋缓、投入激增,使得业界将目光投向先进封装,希望其成为打破“存储墙,面积墙,功率墙,功能墙”的有效路径。但3D IC是一个复杂的系统工程,涉及从设计、仿真到制造封装等产业链多个环节的技术突破和紧密协作。需要结合创新架构设计,D2D接口IP技术,EDA设计和仿真,制造和封装的材料、精密加工工艺的实现等各类技术。对于业界厂商来说,需要有个较长的探索和开发过程,目前基本仅在高性能运算处理领域的业界头部厂商有量产产品。

Cadence公司数字与签核研发事业部高级资深产品总监刘淼先生,也从首批3D Fabric联盟成员的“第一人称”视角,分析了当前Chiplet概念火爆、产品落地寥寥的瓶颈。

第一,CMOS工艺还在不断向更小尺寸发展,2纳米远远不是尽头。芯片如果还能通过采用更小的工艺从而提升性能,那么从工艺/流程的复杂性和价格敏感性的平衡点来说,相当数量的厂商都还是愿意采用更小的工艺,哪怕付出更高的价格。

第二,应用场景的匮乏,现有Chiplet产品大部分还是集中在和存储芯片的异构,也就是解决了带宽的问题,比如超算/人工智能芯片(计算芯片和存储芯片的集成),通信芯片(通讯芯片和存储芯片的集成)。最近超火的GPGPU赛道,很多芯片也都采用了Chiplet架构,集成了HBM2E或者HBM3存储芯片在同一个硅片上。随着UCIe标准的推广,也许今后会有越来越多的产品走Chiplet之路。

第三,3D IC原有的设计方法学不完善。通常数字芯片的性能都在GHz以上,多个die的集成如果还想维持GHz以上速度,就不得不采用数字设计的方法学来设计,这也是最近常常被提到的“模拟数字化,封装晶圆化“。所以系统级别的设计和分析不得不需要一个非常大容量的数字设计平台和数字设计方法学。

第四,3D IC的签核也比2D会复杂很多。除了标准的电学和物理验证,因为堆叠特性,3D IC比起2D更加关注散热,信号完整性和连通性。同时为了项目时间上的可控性,很多签收不得不在设计实现时就要考虑到,需要借助诸如Cadence推出的Integrity 3D-IC工具,以实现在很早期阶段完成系统级别的热分析,从而合理安排上下芯片的布局。

在刘淼看来,台积电3D fabric联盟将整合Cadence和其他合作伙伴的资源,重点突破上面提到的第二、第三、第四个瓶颈,从而为客户提供更多的选择。随着3D IC技术难点的化解,和先进工艺单位集成度的成本提升,Chiplet/3D IC将成为越来越多客户的选择,终将大放异彩。

3D IC生态建设,晶圆厂是最重要领头羊

Future Horizons董事长,半导体产业著名分析师Malcolm Penn曾在十多年前提出一个有趣的观点,认为英特尔在CPU和微软在PC OS市场的绝对优势地位是“没有理由”的,一旦头号厂商达到如此规模,其他竞争者再多的创新都无助于产业格局再平衡,Penn随后自问自答道“台积电现在是否已经过了这个临界点?恐怕已经是了”。

从金融危机前后的相对优势,到今天在代工产业绝对优势地位,成就台积电的除了上述看不见摸不着的马太效应,也离不开彼时台积电推出的开放创新平台(OIP)这一商业模式创新。

通过创造性地整合EDA、DFM、IP以及服务商资源,台积电OIP使大量新兴IC设计公司能省略许多与产品创新本身无关的基础性、流程性工作,大幅降低对接代工厂门槛,根据代工厂提供的参考设计流程快速将产品推向市场。

可以说,台积电OIP平台,是在正确的时机、打中了产业生态中各方参与者的利益诉求“甜蜜点”,迅速使OIP生态进入良性循环,也造就了台积电难以企及的客户体验与客户粘性

那么,今天OIP平台所扩展的3D fabric联盟,是否意味着3D IC产业在加速突破技术瓶颈的同时,也将被台积电划下一道既深且广的业务“护城河”?

锐成芯微表示,台积电3DFabric技术以提高效能、电源效率、成本、外观尺寸和上市时间为目标,所以像是云端运算、大数据分析、人工智能(AI)神经网络训练、人工智能推理的高阶芯片,高阶智能型手机或是自动驾驶汽车应用领域等,都有机会通过采用先进封装满足自身产品的性能提升。

Cadence刘淼先生也展望称,短期来看,达到光罩极限的超大芯片和需要很大带宽的芯片将是3D Fabric联盟的客户,包括超算,人工智能和通信芯片公司,还有众多的图像处理芯片公司;中期来看,使用视觉做自动驾驶的芯片公司也将是3D Fabric联盟的客户,自动驾驶的数据分析与决策系统所需的高速度和低延迟,对边缘运算处理器的频率、吞吐率、带宽有着苛刻的要求。大数据,高速度,3D IC责无旁贷。

显而易见,当下诸多最为热门的芯片赛道,都有可能面临着台积电对优质客户的“掐尖”,同样正致力于推动3D IC发展的大陆产业界,不应对此视若无睹,而构建开放式的产业协作生态,也应成为埋头攻关先进封装技术之外的另一重要课题。

Cadence刘淼先生强调,3D IC为了培育更好的生态,所有的厂商都应该抱着“开放,共赢”的态度,尤其是晶圆厂掌握了第一手的数据,是最重要的领头羊;EDA厂商则需要贯通所有的流程,尤其是打通数字,模拟和板级的数据交互;IP厂商需要为3D-IC的场景落地提供更多更广泛的IP;由于Chiplet对大尺寸基板的需求,封测和基板厂商也愈发重要。

在采访中,锐成芯微也指出,半导体领域过往的历史经验表明基于生态共享共建的开放创新合作方式,会是促进技术方案从纸面走向商业成熟的有效加速剂。我们比较乐观的看到在先进封装产业生态的各个环节,都有着大陆厂商的参与身影,相信通过大家齐心协力的努力,结合中国本土市场的强劲需求,通过培育适合本土产业健壮发展的技术、标准、投资、应用等各个环节,将可加速推动本土产业发展。

结语

3D Fabric联盟的成立,一方面意味着在全环节顶尖厂商的合力下,3D IC当下面临的技术挑战将被加速破解,技术成熟度将进一步逼近大规模产业化“临界点”,另一方面,台积电的组局,也可被视作基于对产业趋势洞察的一场“阳谋”,以求在产业化“临界点”率先构筑起业务护城河。

相比“风乍起,吹皱一池春水”的UCIe联盟,在公众视野中“低调”许多的3D Fabric联盟,也同样应引起大陆厂商重视,如何在3D IC“道”的前景下不被再次甩开,乃至更进一步提升产业竞争力,台积电构建生态联盟的做法值得镜鉴。

责编: 武守哲

李沛

作者

微信:lp_sh2015

邮箱:lipei@ijiwei.com

作者简介

读了这篇文章的人还读了...

关闭
加载

PDF 加载中...