AMD的最新专利申请显示，该公司正考虑在其未来的Ryzen SoC中采用“多芯片堆叠”技术，从而实现芯片的可扩展性。
AMD一直在追求创新其现有的消费级CPU产品线，因为该公司是第一家在其处理器中引入专用“3D V-Cache”的制造商，被称为“X3D”系列。
现在，根据一份新的专利申请（通过@coreteks），据说AMD正在探索一种“新颖的封装设计”，这种设计有望革新芯片堆叠工艺，最终减少互连延迟，并带来显著的性能提升。
上述专利指出，AMD计划采用一种创新的芯片堆叠方法，其中较小的chiplets与较大的芯片部分重叠。这项技术旨在通过为更多附加chiplets创造空间来扩大芯片设计，从而在单个芯片上实现更多功能，最终更有效地利用接触面积。通过这种方式，在相同芯片尺寸下，AMD能够集成更高的核心数、更大的缓存和更多的内存带宽，从而大幅提升性能。
这种方法的另一个有趣之处在于，AMD将能够通过这种方法减少互连延迟，因为重叠的chiplets可以缩短组件之间的距离，从而加快通信速度。而且，在这种安排下，电源门控也不会成为大问题，因为分离的chiplets可以更有效地控制各个单元。
可以说，AMD确实是采用“multi-chiplet”方法的先驱，不仅在其处理器中，也在GPU中。在之前的文章中，我们报道了AMD如何探索“multi-chiplet”GPU设计选项，这确实符合该公司从单片设计转向multi-chiplet配置的承诺，因为其中蕴含着诸多好处。如果AMD在其主流Ryzen SoC中使用类似“X3D”CPU的方法，我们也不会感到惊讶，但我们将拭目以待。
如果AMD想要在未来占据市场主导地位，就需要在CPU领域进行创新。鉴于来自英特尔的竞争正在加剧，通过采用“multi-chiplet”设计，AMD无疑可以在CPU设计和实现上取得优势。
