当一颗AI加速芯片要塞进8颗甚至12颗HBM、封装尺寸逼近120×120mm时，芯片之间"怎么连"，已经比"用什么工艺做"更能决定成败。先进封装，正从产业链后段走上聚光灯下。
一、摩尔定律的接力棒，交给了封装
先进制程的成本正呈指数级上升，而边际效益却在递减。当晶体管密度提升越来越"不划算"，产业界把目光投向另一个维度——把不同工艺、不同功能的芯粒，用先进封装集成到一起。
数据足以说明这条赛道的热度：全球先进封装市场预计以9.4%的年复合增长率扩张，2030年规模接近800亿美元；其中2.5D/3D先进封装增速最为突出，预计2030年市场规模接近350亿美元，2024—2030年复合增速约19%。
在所有先进封装形态中，2.5D封装是当前AI算力芯片最主流的"底座"。
二、2.5D：一块中介层，重构芯片的"交通网"
2.5D封装的核心，是在芯片与封装基板之间插入一层中介层（Interposer）：逻辑芯片与HBM（或光子/电子芯片）通过微凸点倒装在中介层上，中介层内的金属布线完成芯片间高速互连，再通过TSV、凸点与下方基板或PCB相连。
换句话说，传统封装是"让芯片在市政道路上跑"，2.5D则是给芯片建了一座专用高速立交。
三、CoWoS-S / R / L：同一目标，三种解法
CoWoS-S：硅中介层的"性能天花板"
"S"指Silicon——采用单片硅中介层＋TSV硅通孔。硅制造工艺支持极精细布线，带来高连接密度、低延迟和高效数据传输，嵌入式深沟槽电容还能为高负载处理器稳定供电。
优势：电气性能最优、技术最成熟。
代价：超大面积硅中介层制造难、成本高；随着AI处理器尺寸增大，中介层尺寸可能超出传统光罩极限，虽可用掩模拼接技术解决，但复杂度和缺陷概率随之上升。第五代CoWoS-S的硅中介层面积已达约2500mm²。
CoWoS-R：RDL中介层的"性价比与柔性"
"R"指RDL（重分布层）——用多层铜线＋聚合物介电材料构成有机中介层，取代大块硅片。
有机中介层本身具有柔韧性，充当"应力缓冲器"，缓解基板与中介层之间热膨胀系数（CTE）不匹配引起的可靠性问题；同时不依赖单一大硅片，更容易扩展以支持更大封装。
优势：可扩展性好、可靠性高、成本更优、设计灵活。
代价：布线密度通常低于CoWoS-S，可能不太适合要求极高的短距离芯片间接口。CoWoS-R于2023年量产。
CoWoS-L：硅桥＋RDL的"集大成者"
"L"指LSI（Local Silicon Interconnect，局部硅互连）——在RDL中介层的关键位置嵌入小块硅桥。硅桥在相邻逻辑芯粒之间、或处理器与内存之间提供高密度连接，不太关键的连接则走周围的RDL结构。
于是它同时拿到了两端好处：关键区域接近CoWoS-S的连接密度与电气性能，却无需整块巨型硅中介层；又保留了CoWoS-R的大部分可扩展性与灵活性，还可集成嵌入式深沟槽电容等专用组件改善供电。
优势：突破光罩面积限制，路线图指向5.5倍光罩（2026年）、9倍光罩（2027年），可承载12颗以上HBM堆栈。CoWoS-L于2024年开始量产。
四、华天的答案：eSinC平台，三条路线全面对标
面对AI时代的2.5D需求，各厂商技术路径各有侧重。台积电CoWoS按中介层类型分为CoWoS-S（硅衬底）、CoWoS-R（RDL）和CoWoS-L（小芯片+RDL）三类；英特尔EMIB以嵌入式硅桥实现局部高密度互连，其演进版本EMIB-T增加TSV，以改善垂直供电并降低信号串扰；三星则提供I-Cube、H-Cube等系列方案。中国大陆方面，盛合晶微、长电科技、通富微电、华天科技等已具备2.5D封装相关技术能力，并实现量产或取得突破。南京华天先进封装有限公司（华天先进）打造了eSinC（Embedded System in Chip）2.5D封装技术平台，包含三大技术门类：
- SiCS（硅转接板芯粒系统）：采用硅转接板实现多芯粒互连，具备高密度I/O，精密制造工艺与优越电性能，对标CoWoS-S；
- FoCS（扇出芯粒系统）：以RDL作为中介层，由聚合物和铜线构成，机械灵活性高、设计灵活性强、成本更优，对标CoWoS-R；
- BiCS（桥联芯粒系统）：使用LSI芯片实现高密度芯片间互连，基于模具的中介层配合较宽RDL层间距，并采用穿透中介层的通孔实现信号与电力的低损耗高速传输，可集成额外元件，对标CoWoS-L。
五、结构决定终端：不同封装，服务不同"算力性格"
读懂CoWoS-S/R/L，关键不在于分清谁更"先进"，而在于看懂结构如何匹配终端需求：
CoWoS-S → 追求极致确定性的高端加速器。 适合需要可预测性能和超宽内存接口的高端产品，工艺成熟、性能稳定。英伟达H100、AMD MI300等AI芯片均采用CoWoS方案。
CoWoS-R → 优先可扩展性与成本的大尺寸HPC。 对于优先考虑封装可扩展性、设计简洁性和潜在更低制造成本的大型高性能计算系统更具吸引力。
CoWoS-L → 多芯粒＋海量HBM的下一代AI硬件。 未来加速器可能包含多个计算芯粒、更多HBM堆栈和更复杂的通信网络，此时全硅中介层变得不切实际，纯RDL中介层又无法在每个接口提供足够密度，LSI的选择性放置正好同时解决这两个问题。英伟达Blackwell等新一代产品即采用该路线。
一句话总结：S拼性能、R拼尺寸与成本、L拼"既要又要"。
六、从"能做"到"稳定可得"
先进封装的价值，不只在实验室里跑通一次，而在于能否变成"可稳定获得的产能"。华天先进已具备2.5D相关技术能力并实现量产或突破，产业真正的变化正在发生——中国算力芯片的"最后一公里"，开始被自己的封装能力接住。华天eSinC平台，以SiCS、FoCS、BiCS三条路线对标国际主流方案，正为中国AI算力芯片提供一条自主可控的封装通道。
