IBM和泛林集团宣布达成一项为期五年的合作计划，双方将利用高数值孔径（High NA）EUV光刻技术和泛林集团的Aether干法光刻胶技术，开发将逻辑芯片尺寸缩小至1nm以下所需的材料和制造工艺。该项目将在位于纽约州奥尔巴尼市的IBM研究院进行。
两家公司已合作超过十年，共同推进7nm工艺开发、纳米片晶体管架构以及早期EUV工艺集成。作为双方持续合作的一部分，IBM于2021年发布了全球首款2nm节点芯片。根据新协议，双方将重点转向验证纳米片和纳米堆叠器件架构以及背面供电的完整工艺流程，使用泛林集团的Kiyo和Akara刻蚀平台、Striker和ALTUS Halo沉积系统以及Aether干法光刻胶。
传统的极紫外（EUV）光刻技术依赖于化学放大光刻胶，这种湿法工艺材料难以满足High NA EUV光刻机对精度的严格要求。而泛林集团的Aether技术是一种干法光刻胶，它通过气相前驱体沉积而非旋涂，并采用基于等离子体的干法工艺进行显影。
Aether的金属有机化合物吸收的EUV光量是传统碳基光刻胶材料的3~5倍，这降低了每次晶圆曝光所需的曝光剂量，并有助于在先进节点上保持单次印刷图案化，而无需采用成本更高的多重曝光技术。2026年1月，泛林集团宣布Aether已被一家领先的存储器制造商选为其最先进DRAM工艺的生产工具，但并未透露该制造商的名称。根据联合公告，此次合作旨在实现High NA EUV光刻图案以高良率可靠地转移到实际器件层，并加速业界采用High NA EUV光刻技术，用于下一代互连和器件图案化。在转移良率方面，泛林集团的Aether干法光刻胶技术优于传统的湿法工艺，因为光刻和刻蚀之间的步骤更少，这意味着在更精细的几何形状下，图案劣化的可能性更小。
同时，纳米片晶体管通过堆叠多层薄硅片来提高驱动电流，而无需扩大器件尺寸。双方团队将构建并验证纳米片和纳米堆叠器件的完整工艺流程，以及背面供电技术。背面供电技术通过晶圆背面供电，从而释放正面互连层用于信号布线。
双方表示，这些技术共同的目标是实现High NA EUV光刻图案以高良率可靠地转移到实际器件层，从而实现持续的尺寸缩小、性能提升，并为未来的逻辑器件提供可行的量产路径。（校对/赵月）
