2026年2月15日至19日，第73届ISSCC（国际固态电路会议）在美国旧金山召开，模拟集成电路重点实验室作为第一署名单位在ISSCC 2026发表了2篇学术论文。国家优青唐中教授带队参加了ISSCC会议。此次入选论文展示了实验室在高精度模拟集成电路、高能效SRAM存算智能芯片领域的研究进展，相关工作介绍如下。
论文一
4.4 A 2.1-to-3.7ppm/°C Bandgap Voltage Reference with a Current-Domain TC Compensation and ±0.06% Inaccuracy from -40°C to 125°C in 130nm CMOS
面向高精度模拟与混合信号系统对稳定基准电压的需求，实验室提出了一种高精度低温漂带隙基准源电路。针对传统带隙基准源电路在宽温范围下高阶温度系数限制精度问题，该工作提出了一种电流域温度系数(TC)补偿技术。基于电容偏置二极管电路技术，提出指数级正温度系数电流产生电路，从而对三极管基极-发射极电压的高阶温度系数实现直接补偿, 显著提升基准电压的温度稳定性。与传统电压域补偿相比，所提出的电流域补偿技术所需要的核心晶体管更少、补偿稳定性更高，有效提高了整体电路的鲁棒性与能量效率。
该电路基于 130nm CMOS 工艺实现，并在陶瓷和塑封两种封装形式下验证，所研制的高精度基准源在-40°C至 125℃的宽温度范围内实现 2.1-3.7ppm/℃的温度系数，3σ误差仅为±0.06%，能量效率与国际同期相比提升两倍，在同类宽温域高精度带隙基准电路中具有优异的综合性能。该研究为高精度模拟系统、传感器接口及高可靠SoC 系统提供了一种高稳定度的片上电压基准解决方案。
该工作以 " A 2.1-to-3.7ppm/°C Bandgap Voltage Reference with a Current-Domain TC Compensation and ±0.06% Inaccuracy from -40°C to 125°C in 130nm CMOS "为题，发表于2026年 ISSCC的 模拟集成电路技术与放大器（Analog Techniques & Amplifiers）分会场。该文章第一作者及演讲者为西安电子科技大学唐中教授，通讯作者为西安电子科技大学朱樟明教授。
论文二
30.4 A 28nm 106.85TOPS/W and 77.68TFLOPS/W CIM Macro with Stage-Wise-Enabled Lossless Compressors Based on Sign-Bit-Embedded Transition-Counting-Lines for Edge-AI Devices
面向边缘人工智能设备对高能效计算加速的需求，实验室提出了一种高能效存内计算（Computing-In-Memory，CIM）宏单元。针对传统bit-parallel CIM架构外积乘累加电路存在的布线拥堵、符号位扩展消耗高、无效翻转频繁等问题，该工作提出了一种基于符号位嵌入的翻转计数线（Sign-Bit-Embedded Transition-Counting-Line）结构，并通过分阶段启用（Stage-Wise-Enabled），实现了外积bit-column的无损压缩以及加法器树的无效翻转抑制，显著提高外积乘累加电路能量与面积效率。
该CIM宏基于28nm CMOS工艺研制，实现了106.85 TOPS/W的INT8运算能效和77.68 TFLOPS/W的FP16运算能效。与现有工作相比，该架构在保持高计算精度的同时，具有最优的综合性能，为低功耗边缘AI设备提供了一种高性能计算加速方案。
该工作以 " A 28nm 106.85TOPS/W and 77.68TFLOPS/W CIM Macro with Stage-Wise-Enabled Lossless Compressors Based on Sign-Bit-Embedded Transition-Counting-Lines for Edge-AI Devices "为题，发表于2026年 ISSCC的 存内计算（Computing-in-Memory）分会场。该文章第一作者为西安电子科技大学冯立琛副教授，演讲者为柳云龙博士生，通讯作者为西安电子科技大学朱樟明教授。
