• 收藏

  • 点赞

  • 评论

  • 微信扫一扫分享

【专利解密】国微思尔芯原型验证系统提升芯片验证效率

来源:爱集微

#专利解密#

08-15 13:55

【嘉勤点评】国微思尔芯的原型验证系统专利,通过使用链表存储测试信息,便于维护和更新,同时可以更便捷高效的自动完成测试任务,节省了测试时的人力成本,缩短了测试时间,提高了测试效率。

集微网消息,业内知名的EDA解决方案专家国微思尔芯近日正式宣布,新基讯通信技术有限公司采用了国微思尔芯的原型验证解决方案提升自研5G芯片的验证效率。 

用于FPGA的原型验证系统是集成电路设计公司在芯片验证阶段不可或缺的软硬件工具。当需要对原型验证系统进行测试时,现有技术中的做法通常是由测试人员人工确认测试的产品类型、测试项目,然后通过上位机中用户控制界面下载不同的测试逻辑以及测试步骤,逐一加载、设置、运行,通过不同的界面读回最后的测试结果,这种测试操作方式需要人工介入,且耗时较长,因此在测试环节中效率较低。

为此,国微思尔芯于2021年2月4日申请了一项名为“一种用于原型验证系统的测试方法及装置”的发明专利(申请号: 202110150481.4),申请人为上海国微思尔芯技术股份有限公司。

图1 用于原型验证系统的测试装置示意图

图1为用于原型验证系统的测试装置的示意图,可对FPGA原型验证系统进行测试。测试装置101包括交互模块1011和测试模块1012。其中交互模块与测试模块相连,通过与用户交互向测试模块发送测试指令以及显示反馈信息。测试模块与待测原型验证系统102相连,在接收到交互模块发来的测试指令后,根据测试信息对待测原型验证系统进行测试并将测试过程中得到的反馈信息发送给交互模块,其中,测试信息为链表结构,每个链表内存储测试内容及下一个链表的地址信息。

在具体实施时,可以在上位机PC端上实现交互模块即用户控制界面,在FPGA等硬件上实现测试模块,测试模块也可以称为控制器,控制器既连接上位机PC端,又连接待测产品(即待测原型验证系统)。

图2 用于原型验证系统的测试方法流程图

图2为用于原型验证系统的测试方法的流程图,主要包括以下步骤:首先通过与用户交互获取测试指令(S501);然后根据测试信息对待测原型验证系统进行测试并获取测试过程中的反馈信息,其中,所述测试信息为链表结构,每个链表内存储测试内容及下一个链表的地址信息(S502);最后向用户显示所述反馈信息(S503)。

其中根据测试信息对待测原型验证系统进行测试具体方式如下: 首先获取当前测试内容,即当前链表内的测试内容;对当前测试内容所需的资源进行初始化设置;再根据当前测试内容对待测原型验证系统进行测试;最后根据当前链表内所存储的下一个链表的地址信息获取下一个链表内的测试内容,以作为新的当前测试内容。

简而言之,国微思尔芯的原型验证系统专利,通过使用链表存储测试信息,便于维护和更新,同时可以更便捷高效的自动完成测试任务,节省了测试时的人力成本,缩短了测试时间,提高了测试效率。

国微思尔芯作为业内知名的EDA解决方案专家,始终聚焦于数字芯片前端验证,是国内少数具备数字集成电路EDA工具能力的企业之一。国微思尔芯帮助新基讯推进5G芯片的商用进程,赋能中国科技未来,成为5G时代的源动力。

关于嘉勤

深圳市嘉勤知识产权代理有限公司由曾在华为等世界500强企业工作多年的知识产权专家、律师、专利代理人组成,熟悉中欧美知识产权法律理论和实务,在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利协同创造、专利池建设、展会知识产权、跨境电商知识产权、知识产权海关保护等方面拥有丰富的经验。

(校对/王云朗)


责编: 李梅

嘉勤IP

作者

微信:

邮箱:xinhf@lunion.com.cn

作者简介

读了这篇文章的人还读了...

关闭
加载

PDF 加载中...