硅光量产前夜的"衬底之问"：重庆万国朱继光拆解SOI硅片三大参数选型逻辑

一、AI把硅光推过50%渗透线，衬底成为下一个竞争焦点

过去一年，硅光子正在从"技术路线图"变成"产能订单"，而竞争的焦点也随之沿着产业链向上游移动。

需求侧的信号已经足够密集。据LightCounting预测，2026年全球数通光模块市场规模将达到228亿美元，其中800G与1.6T光模块合计约146亿美元、占比约64%；采用硅光调制器的光收发器销售额占比在2024年约为33%，至2026年将首次跨越50%关口。Yole Group报告显示，全球光收发器市场将从2025年的234亿美元增长至2031年的1123亿美元，年复合增长率约30%，硅光子已成为主导平台。高盛2026年9月报告亦预计，全球光模块出货量将从2025年的5.48亿只增至2028年的7.29亿只，硅光渗透率由6%提升至18%。

供给侧则是另一番景象：高端SOI晶圆高度集中。法国Soitec凭借Smart-Cut核心专利技术占据全球高端SOI市场约90%份额，年产能约200万片，成熟产线良率在98%以上；其Photonics-SOI（硅光SOI）业务2026年营收"保底可达2亿美元"，且已与硅光客户签订产能预留协议，2027年可释放的产能被提前锁定。国内方面，沪硅产业300mm SOI试验线已建成约30万片/年产能，面向射频、高压、硅光等应用的核心产品进入量产阶段，并与Soitec达成SOI技术授权合作；12英寸硅光SOI晶圆计划明年实现量产突破。

在这一背景下，RF-SOI论坛的议题边界也在扩展。2025届国际RF-SOI论坛于2025年9月26日在上海举办，聚焦射频前端与RF-SOI衬底扩产，主办方援引Yole预测称2026年全球RF-SOI市场规模将达44.23亿美元；而2026届论坛上，硅光对SOI硅片的需求分析成为新的深度议题——硅光与射频，正在同一类材料平台上交汇。

二、三层结构、三条影响路径："选哪一层，最终都要回到器件需求"

9月21日，重庆万国半导体科技有限公司硅光事业部总监朱继光在2026国际RF-SOI论坛上发表题为《硅光器件对SOI硅片的需求分析》的演讲。与论坛上常见的市场展望不同，他选择从器件设计与仿真的底层视角切入，逐项拆解SOI晶圆三大参数对硅光器件性能的实际影响，并给出面向量产的选型建议。

朱继光指出，硅光SOI晶圆由顶硅、BOX氧化层（埋氧层）和衬底硅三部分构成，三者对光器件的影响路径截然不同：顶硅是形成波导与器件的主要材料层，厚度变化直接决定器件体积与性能；BOX对顶硅中的模场形成约束，同时影响垂直方向的散热；衬底硅则主要作用于高频器件，高阻硅能显著降低衬底寄生传导与串扰。"选哪一层、什么规格，最终都要回到器件需求上来。"朱继光说。

这一"从器件反推衬底"的分析框架，也与产业现状相互印证：国内外代工厂的硅光平台顶硅厚度普遍采用220nm，BOX厚度以2μm为主、部分支持3μm；SOI晶圆顶层硅厚度通常为220nm——220nm顶硅的行业主流地位，在材料端与设计端已形成事实共识。

三、顶硅厚度：220nm主流地位稳固，270nm是"平衡点"

围绕行业现有的220nm、270nm、380nm等顶硅厚度规格，朱继光团队开展了系统的仿真对比。

增厚顶硅会带来连锁效应：在保证单模传输的前提下，顶硅越厚，所需波导宽度越小，但侧壁粗糙度对波导损耗的影响随之上升，对工艺控制提出更高要求；另一方面，光栅散射随厚度增加而增强、方向性显著提升，有利于提高光栅耦合效率——"这也是大家选择增厚顶硅的动因之一"，朱继光解释。

代价体现在工艺敏感度上。仿真数据显示，±5nm的CD（关键尺寸）波动所对应的谐振峰移动，220nm顶硅为±3.82nm，270nm为±5.56nm，380nm则达到±11.69nm。"顶硅厚度越厚，波导对CD波动就越敏感，微环谐振器（MRR）等谐振器件的谐振峰偏移也越严重。"这意味着，270nm的CD敏感度较220nm高约46%，但仍显著低于380nm。

值得注意的是，270nm有一个独特的"甜点"：当器件需要同时兼顾TE和TM两个偏振模式时，270nm附近存在两种模式有效折射率接近的交叉设计点，可为偏振不敏感器件提供更好的相位匹配条件。

顶硅厚度还直接影响与SiN（氮化硅）的层间耦合设计。朱继光介绍，SiN作为无源材料，其光场最终仍需耦合回硅波导，二者之间的Transition（模场转换器）至关重要：220nm顶硅在Transition尖端线宽做到90nm时即可实现0.1dB以下的耦合损耗；而顶硅增厚至380nm时，尖端需要做到60nm甚至更激进的尺寸，或者增加浅刻蚀过渡阶梯——"这也是目前业界较少采用更厚顶硅的原因之一"。

四、BOX厚度：2μm与3μm的路线权衡

围绕BOX厚度，朱继光同样给出了基于仿真的权衡分析。在光栅耦合器方面，中心波长损耗受顶硅和BOX厚度影响均不明显；1dB带宽上，220nm顶硅优于270nm，同一顶硅厚度下BOX增厚则带宽收窄——"在3μm BOX情况下，270nm顶硅的带宽下降幅度比较明显"，但在顶硅厚度规格范围内，整体波动尚可接受。

两条BOX路线各有拥趸。2μm BOX工艺更成熟、热路径短、散热更好，是大部分硅光代工厂的首选，适合高功率PD和调制器的周边散热，高约束的strip/ring/MZI结构通常已足以抑制衬底泄漏；3μm BOX则能对大模场端面耦合（EC）形成更好的模场约束，耦合效率更高，对SiN扩模、低约束EC及大模场结构有更大的衬底泄漏裕量——"但它散热能力差，热设计上是有一定挑战的"，热串扰与热时间常数需联合优化。

朱继光还特别介绍了SiN集成EC的方案：将"光纤接口"交给低折射率的SiN和3μm BOX，可显著放宽光纤对准容差，仿真可实现约1dB以内的耦合损耗。当前硅光模块量产的主流选择是3μm BOX加倒梯形SiN结构，"如果多做两层甚至三层SiN，耦合损耗可以进一步降到0.3dB以下"。

五、衬底电阻率：高速器件优选高阻，无源器件"不挑衬底"

衬底硅的影响集中在射频性能上。朱继光对比了10 Ω·cm与1000 Ω·cm两种电阻率：高阻衬底下行波电极的射频损耗显著降低——40GHz频点，1000 Ω·cm衬底对应的损耗仅0.45—0.47dB/mm，而10 Ω·cm衬底高达1.10—1.26dB/mm；RF串扰也明显更低。在MZI调制器带宽仿真中，高阻衬底将带宽从约45GHz提升至48GHz以上，改善约10%；相比之下，单纯增加BOX厚度对行波损耗和带宽的提升都较为有限（以上均为演讲方仿真数据）。

基于此，朱继光的建议十分明确：高速行波器件（TW-MZM/CPW）优先选择1000 Ω·cm高阻衬底；而GC、EC、SiN等无源器件对衬底电阻率基本无感，更换衬底无需更换工艺平台，器件改动很小。换句话说，衬底电阻率的选型弹性主要留给了射频敏感电路，而非整条硅光产线。

六、代工竞速：硅光平台大扩军，重庆万国给出2026—2028路线图

朱继光在演讲中梳理了全球主要硅光代工厂的平台选型，行业整体呈"220nm为主、多规格并存"的格局。而放眼整个代工环节，一场围绕硅光平台的扩军竞赛正在进行：

台积电在SEMICON Taiwan 2025期间首次公开COUPE平台，硅光子制造采用65nm成熟节点，可与N7及以下先进节点电子芯片堆叠，已展示200G微环调制器与波分复用模组，预计2026年整合至CoWoS先进封装，推动CPO商用化；GlobalFoundries于2022年推出融合光子与RF-CMOS的Fotonix单芯片硅光平台，2025年底收购新加坡硅光代工厂AMF获得超300家客户，2025年硅光子业务收入翻倍、2026年产能处于超额预订状态，目标2028年年化收入突破10亿美元；Tower Semiconductor于2026年5月与核心客户签署硅光子合同，锁定2027年13亿美元收入并收到2.9亿美元预付款，其硅光业务拥有超50家活跃客户；联电投入硅光代工已超10年，2026年也被业界视为正式加入竞争的第三位重要玩家。

在自家平台方面，朱继光披露了重庆万国2026—2028年的硅光工艺路线图。按其介绍：180nm硅光集成工艺平台面向光模块发端，PDK已从0.5版本迭代至1.0，将完成工艺与产品可靠性验证，实现100G量产并向单波200G的PDK 2.0演进；SiN工艺平台面向相干应用，开发低损耗工艺并推出PDK 1.0；高速PD面向光模块收端，已开放试用并推进200G PDK开发；65nm硅光集成平台面向光互连，目前关键光刻依靠外协，待自有光刻机到位后推进工艺及PDK开发；此外还布局了TFLN（薄膜铌酸锂）400G调制，以跨公司协同设计平台形式开放试用。各平台规划汇总如下：

整体来看，重庆万国硅光工艺平台支持180/65nm节点、220nm顶硅与2/3μm BOX组合。朱继光强调，平台"以市场需求为导向，为客户提供稳定的量产代工服务"，支持从定制化工艺开发到量产的多种合作模式。另据新微科技集团消息，2025年下半年上海新微科技集团已完成对重庆万国的战略并购成为其控股股东，重庆万国被定位为西部半导体特色工艺的领军力量——硅光事业部的这套路线图，正是其特色工艺转型的重要落子。

七、一份开给衬底供应商的"需求清单"

演讲最后，朱继光总结了三点结论：

其一，220nm顶硅是目前市场上大部分硅光平台的主流选择，器件生态和工艺成熟度最高，搭配2—3μm BOX可覆盖主流应用，引入SiN波导还可提升EC模式转换、耦合工艺窗口与功率承受能力，适合规模量产平台；

其二，270nm是一个很强的平衡点，在光学约束、光栅性能与工艺鲁棒性之间折中良好，优化光栅设计可实现约1dB级耦合损耗，其CD敏感度虽较220nm高约46%，但显著低于380nm，是兼顾性能与工艺窗口的候选平台；

其三，高阻衬底主要改善高速RF性能，可降低TW-MZM/CPW的衬底损耗与RF串扰，对纯无源光学器件影响较小。

这场以仿真与实测数据为骨架的演讲，实质上从器件端为SOI硅片供应商开出了一份清晰的"需求清单"，也为上下游的规格对接提供了可参考的技术坐标。它的产业含义至少有两层：

第一，对衬底供应商而言，硅光正在把SOI衬底从"射频利基材料"推入"AI主赛道"。当硅光调制器渗透率在2026年首次跨越50%，衬底需求将从单一电阻率参数扩展为"顶硅厚度—BOX厚度—电阻率"的组合规格库；Soitec的Photonics-SOI营收翻倍与产能被提前锁定，说明材料端的规格与产能正在成为产业链议价的新筹码。

第二，对国产供应链而言，机会与挑战同样清晰：高端12英寸SOI晶圆市场高度集中（Soitec约90%份额），国内沪硅产业300mm SOI约30万片/年试验线与Soitec 200万片/年产能相比仍有数量级差距，国产硅光SOI晶圆明年量产突破的进展值得跟踪，但供需紧张格局短期难解。

当硅光从"可选项"变成"必选项"，材料参数的每一纳米、每一分贝，都会在量产规模上被放大。朱继光给出的不是某一家厂商的立场，而是一份基于器件仿真的规格坐标——衬底环节的"参数之争"，或许才刚刚开始。