9月20日，第十一届上海FD-SOI论坛在上海举行。芯原股份设计实现高级总监朱炯就《FD-SOI赋能边缘AI：芯原在体偏置设计、嵌入式MRAM和3D异构集成上的量产实践》发表主旨演讲，系统分享了芯原在FD-SOI领域的技术积累。
构建完备的FD-SOI IP与设计生态
朱炯在演讲中回顾了芯原在FD-SOI领域的战略布局。芯原FD-SOI工作组早在2013年便已成立，伴随全球FD-SOI代工巨头STMicroelectronics、Samsung和GlobalFoundries的生态演进，并与之深度绑定。芯原秉持“IP First（IP先行）”战略，从基础IP起步，逐步扩展至模拟及数模混合IP和射频IP。目前，芯原已建立起庞大的FD-SOI IP矩阵，涵盖Memory Compiler、标准单元、PLL、ADC、DC-DC，以及BLE、NB-IoT、GNSS等射频IP；同时，在高速接口物理层（PHY）方面，芯原也拥有MIPI、USB、PCIe、HDMI、SerDes等全面布局。
得益于长期的技术沉淀与“预测、准备”的前瞻性策略，芯原在FD-SOI商业化落地上成绩斐然。数据显示，芯原已拥有超过60个模拟及数模混合IP，其FD-SOI IP核被授权330余次，服务于全球47家客户，并成功推进了约49个芯片设计项目，其中40个项目已顺利流片（tape-out），覆盖了从体偏置、汽车级到射频应用等多个关键领域。
破解边缘AI“不可能三角”
面对边缘AI设备对“即时响应、超长待机、事件驱动计算”这一“不可能三角”的严苛需求，朱炯指出，FD-SOI技术独有的体偏置（Body Bias）能力是破局的关键。芯原通过自适应体偏置（ABB）技术，能够显著优化芯片的功耗与性能表现。
数据显示，采用ABB技术后，芯片的总功耗可降低45%至50%，待机功耗更可降至原来的1/15～1/25，即可降至20微瓦以下。此外，在性能提升方面，ABB技术让芯片在0.8V电压下即可达到1.6GHz的频率（等效于FinFET 0.9V的性能），在0.9V下更可提升至1.8GHz。结合芯原自研的NPU，该方案成功实现了“低静态功耗、高突发性能”的量产落地，契合边缘AI对能效的极致追求。
实现系统的“即时响应”
针对边缘AI的存储瓶颈，朱炯重点介绍了嵌入式MRAM的量产实践。相较于传统SRAM的漏电和易失性问题，以及Flash唤醒慢的劣势，MRAM具备接近SRAM的读取速度、非易失特性以及仅为SRAM三分之二的单元尺寸。它能实现毫秒级唤醒且无需片外加载，真正实现了系统的“即时响应”。
在无线连接与先进封装方面，芯原同样展现了强大的技术储备。面向智能手表、AI眼镜等可穿戴设备，芯原提供优化的BLE、BTDM和Wi-Fi Aware等无线IP，以极低的待机功耗和较小的面积实现无缝即时响应。此外，芯原积极布局3D异构集成技术，例如在AI眼镜应用中的MicroLED 3D堆叠方案，结合 FD-SOI与先进封装，采用Cu-Cu混合键合技术，实现2～4微米的微小像素间距，大幅缩短驱动到像素的距离，有效提升了显示PPI，为下一代智能终端提供了强大的底层技术支撑。
本次论坛，芯原股份全方位展示了从IP、设计服务到系统平台的FD-SOI全链条赋能能力。随着边缘AI时代的全面到来，芯原将继续携手产业链上下游，以创新的FD-SOI量产实践，推动AI技术在各类智能终端中的规模化落地。
