近日，2026 IEEE/JSAP Symposium on VLSI Technology and Circuits（VLSI Symposium 2026）在美国夏威夷檀香山举行。南方科技大学深港微电子学院林龙扬团队在本届会议共有两篇论文入选。两项成果分别面向可扩展量子计算中的4K低温量子纠错解码，以及具身智能机器人控制中的端侧视觉-语言-动作模型推理，体现了团队在新型智能计算芯片、存算融合架构、低延迟专用加速器和前沿系统芯片验证方面的持续探索。
论文1：面向量子纠错的低温全MWPM表面码解码芯片
第一篇论文题为“A Full-MWPM Surface Code Decoder with On-the-Fly Weight Computation and Cross-Platform Adaptability Achieving 1.9×10^-6 LER and 20.8-ns Decode Time at 4K”，由南方科技大学深港微电子学院联合日本高知工科大学完成，该论文被评选为本届大会的Highlight文章。访问学生吕浩然（南科大2025届硕士毕业生）、硕士生陈宇龙为共同第一作者，林龙扬助理教授为通讯作者，南方科技大学为第一单位。
量子纠错是实现可扩展容错量子计算的关键技术。由于物理量子比特极易受到噪声和退相干影响，量子计算系统需要通过表面码等量子纠错方案，将逻辑量子比特编码在大量物理量子比特之上。表面码解码器需要在量子比特相干时间内快速、准确地判断错误位置，否则错误会在计算过程中累积并破坏量子态。近年来，量子比特控制和读出接口逐渐向4K低温迁移，以减少室温与低温之间的数据传输和热负载；然而，量子纠错解码仍主要依赖室温处理器，带来较大的传输延迟和系统噪声，成为大规模量子计算系统继续扩展的重要瓶颈之一。
图1：超低温量子纠错解码器背景与挑战
最小权完美匹配（Minimum-Weight Perfect Matching, MWPM）是表面码解码中具有高解码精度的经典算法，但其计算复杂度和权重存储开销巨大，长期限制了硬件实现。此前不少硬件解码器为了满足实时性要求，采用近似MWPM或其他低复杂度解码算法，往往需要在解码速度与逻辑错误率之间折中；同时，不同量子平台的物理错误率和相干时间不同，现有解码芯片也缺少跨平台适配能力。
图2：本文所提出的全MWPM表面码解码器架构与关键创新
针对上述挑战，本研究提出了一款工作在4K低温环境下的全MWPM表面码解码器芯片。该设计采用片上实时权重计算（On-the-Fly Weight Computation）技术，仅存储相邻边权重，并在解码过程中动态生成所需匹配权重，从而将权重存储面积降低989倍；同时，芯片引入并行MWPM匹配引擎，在完整匹配空间内进行高速搜索，兼顾MWPM解码精度和硬件实时性。此外，研究团队提出基于Lock-pair的速度调节机制，使芯片能够根据不同量子平台的相干时间和物理错误率动态优化解码速度与逻辑错误率，实现跨平台适应。
图3：40nm测试芯片照片与4K低温测试环境
该工作采用40nm CMOS工艺流片验证。实测结果显示，芯片在4K低温环境下实现了1.9×10^-6的逻辑错误率和20.8ns的解码时间，单次解码能耗为2.46nJ；与已有表面码解码器相比，实现了3.3倍至612倍的解码速度提升。该成果首次在低温CMOS芯片上实现了面向表面码的全MWPM解码，并同时具备高精度、低延迟和跨平台适应能力，为未来可扩展量子计算系统中的低温实时量子纠错提供了重要芯片基础。
论文2：面向机器人控制的可扩展视觉-语言-动作边缘处理器
第二篇论文题为“A Scalable Vision-Language-Action Edge Processor with Token Filtering and Hybrid Processing-Near Memory for 6.7-ms Perception-to-Action Latency in Robot Control”，由南方科技大学深港微电子学院联合北京犀灵视觉、合肥睿科微电子完成。博士生王瑾、硕士生杨郑轲为共同第一作者，林龙扬助理教授为通讯作者，南方科技大学为第一单位。
视觉-语言-动作（Vision-Language-Action, VLA）模型正在成为具身智能的重要基础模型。通过融合视觉观测、自然语言指令和动作生成模型，VLA系统能够让机器人直接从多模态输入中生成连续控制动作。然而，与图像分类、文本生成等任务不同，机器人控制对端到端推理延迟提出了极高要求，需要系统能够以几十赫兹甚至上百赫兹的频率对动态环境作出响应。当前基于GPU的VLA推理系统通常只能达到约5 Hz的动作频率，难以满足实时控制需求；已有专用加速器多集中于动作生成模块，仍依赖云端视觉-语言模型处理，通信延迟限制了系统在真实机器人场景中的反应速度。
图4：VLA模型在机器人控制中的实时推理需求与系统瓶颈
VLA模型的硬件加速面临两类不同瓶颈：视觉-语言模型（Vision-Language Model, VLM）部分以计算密集型算子为主，但连续动作步骤之间存在大量静态视觉token，重复计算造成严重浪费；动作专家（Action Expert, AE）模型则以存储访问为主要瓶颈，大量片外存储访问带来显著能耗和延迟。如何在端侧同时高效执行视觉-语言模型和动作生成模型，并实现实时、低能耗、可扩展的机器人控制推理，是具身智能芯片面临的核心挑战。
图5：本文所提出的VLA处理器与混合RRAM-SRAM近存计算架构
针对上述问题，本研究提出了一款可扩展VLA边缘处理器。芯片采用基于SimHash的时序token过滤机制，识别连续动作步骤中保持静态的视觉token，并跳过其重复计算，从而减少视觉-语言模型中的冗余运算；同时，研究团队构建了混合RRAM-SRAM近存计算架构，通过高密度嵌入式RRAM存储权重、动态SRAM缓冲中间激活，并结合压缩与动态数据流编排，实现推理过程中的零片外存储访问。此外，芯片支持多芯片模块扩展，通过重叠式片间执行降低VLA端到端推理延迟。
图6：55 nm芯片照片与Libero评测基准系统演示
该工作采用55 nm工艺实现，并构建了16芯片模块进行系统验证。实测结果显示，该处理器可实现6.7 ms的感知到动作端到端延迟，对应150 Hz实时机器人控制频率，单次推理能耗为12.74 mJ；相比已有工作，延迟降低1.87倍至88.45倍。该成果首次展示了面向机器人控制的端到端VLA边缘推理芯片系统，为具身智能模型从云端走向低延迟、低能耗、实时响应的端侧部署提供了新的硬件路径。
关于VLSI Symposium
VLSI Symposium始于1987年，是国际集成电路领域最具影响力的旗舰会议之一，与ISSCC、IEDM并称为集成电路与半导体领域三大顶级国际会议。会议长期聚焦器件、工艺、电路、架构与系统应用的协同创新，是全球先进半导体技术和创新电路设计成果的重要首发平台，也是观察摩尔定律延展、先进计算范式演进和下一代芯片技术趋势的重要窗口。入选论文通常代表相关方向最前沿、最具原创性和可验证性的芯片研究成果。
VLSI Symposium对论文的原创性、芯片实测完整性、系统应用价值和产业前瞻性要求极高，录用竞争十分激烈。据公开报道，VLSI Symposium 2026投稿数量首次突破1000篇，其中中国大陆投稿366篇、接收42篇，投稿活跃度和绝对接收量均居全球前列。本届会议主题为“Advancing the AI Frontier through VLSI Innovation”，于2026年6月14日至18日在Hilton Hawaiian Village举办，聚焦AI时代VLSI技术创新对计算、存储、感知、通信和智能系统的推动作用。
