近日，西安电子科技大学集成电路学部游海龙、李聪教授团队研究成果被EDA领域国际顶级会议——第63届设计自动化大会（DAC 2026）正式录用。相关成果以《TOB-Sched: Topological Order Balancing-Driven Static Scheduling for Processor-Based Emulation》为题，针对处理器型硬件仿真器（Processor-Based Emulation，PBE）中的NP-hard问题——静态调度优化问题提出创新性解决方案。
该论文第一作者为集成电路学部2022级博士研究生毕舜阳，西安电子科技大学为第一完成单位，游海龙教授为通讯作者。这是集成电路学部被DAC录用的首篇EDA领域的研究论文，也是该团队继2024年在国际顶级会议ICCAD上发表硬件仿真编译相关成果后，取得的又一重要突破。
处理器型硬件仿真器凭借高并行性、高性能及良好的可扩展性，已成为当前芯片验证的重要EDA工具，其编译流程中的划分与调度阶段直接决定系统仿真效率。其中，在静态调度阶段，如何降低处理器执行时间步长（time step）、提升并行执行效率，一直是硬件仿真编译领域的关键挑战。然而，由于电路调度优化是学术界公认的NP-hard问题，加之时间步长难以直接优化、目标建模复杂等因素，使得该领域长期以来面临较大的研究难度。针对上述NP-hard挑战，研究团队首次提出“拓扑序均衡（TOB）”驱动的静态调度框架。该创新通过揭示拓扑序均衡性与仿真时间步长的内在联系，实现了对调度性能的直接优化。实验证明，该方法在XiangShan、NVDLA等大型芯片验证中表现卓越：TOB指标优化72%，时间步长降低22.5%，运行时间加速55%。此外，研究进一步验证了TOB指标与仿真性能之间的强相关性，为硬件仿真系统中的协同划分与调度优化提供了新的研究思路。
据悉，Design Automation Conference (DAC）全称为设计自动化会议，是全球电子设计自动化（EDA）与芯片系统领域的顶级学术会议，被誉为EDA界的“奥斯卡”，于1964年由ACM与IEEE联合主办，目前已成功举办63届，是EDA领域规模宏大、影响深远、历史悠久的顶级会议。会议覆盖EDA工具开发、AI/ML芯片设计、硬件安全等热点方向，今年的接收率仅为22.3%，是EDA领域唯一被中国计算机学会（CCF）列为A类的会议。
