随着 AI 浪潮席卷国内 HPC 超算中心、智能汽车与各类边缘终端，芯片设计在追求极致性能、能效与集成度的道路上挑战空前。为应对这一趋势，2026 年 3 月 17 日至 19 日，新思科技中国 IP 技术开放日已圆满在上海、北京、深圳三地成功举办。盛会汇聚了众多 SoC 架构师、系统设计专家与技术领袖，聚焦 HPC、边缘 AI 与汽车电子三大前沿领域，通过深度分享尖端创新与实战经验，为与会者破解了复杂设计难题、厘清了架构演进方向，有力赋能了创新方案的落地与产业升级。
驾驭HPC新范式：从计算核心到数据互联的系统性创新
新思科技 IP 事业部应用工程高级总监王迎春在演讲中深入剖析，AI 与 HPC 的深度交汇正引发一场根本性变革：芯片设计的核心矛盾已从提升单一计算核的性能，全面转向解决数据在存储层级、芯片间及系统内的“移动”效率。这一由生成式 AI 等负载驱动的范式转变，使得高速互联、高带宽内存与先进封装技术跃升为决定系统性能的关键。
面对由此产生的标准迭代加速、Chiplet 集成复杂度攀升及“内存墙”“功耗墙”等系统性挑战，王迎春强调，必须从传统的芯片设计思维，升级为具备全局视野的系统架构思维。为应对此趋势，新思科技正从提供单点 IP，演进为交付涵盖 UCIe、HBM、PCIe 及先进以太网技术的完整 IP 子系统解决方案。我们致力于通过这一系统级赋能，帮助客户高效驾驭从接口协议到 2.5D/3D 集成的全链路复杂性，从而成功构建面向下一代数据中心与智能边缘的高性能、高能效计算平台。
精准选型与系统集成：破解 AI 时代的内存挑战
新思科技内存接口资深产品市场经理陈正一在演讲中强调，在 AI 驱动的异构计算时代，不存在“万能”的内存解决方案。他指出，面对 HBM、DDR/LPDDR、CXL 等不同技术路线，设计成功的关键在于根据终端应用的带宽、容量、能效与成本需求进行精准选型与系统级优化。
他进一步分析，随着 LPDDR6、MR-DIMM 等新标准快速演进，单纯追求接口速率已不足够，真正的挑战在于实现从控制器、物理层到封装协同的完整子系统集成，并满足车规级可靠性、数据安全等复杂需求。为此，新思科技凭借超过 20 年的技术积累与海量成功流片案例，提供覆盖全协议栈、经过硅验证的完整内存接口 IP 与子系统解决方案。我们致力于通过可预测的 PPA、先进的芯片级安全功能与丰富的设计工具链，赋能客户驾驭内存复杂性，在快速迭代的市场中一次成功，将系统性能与能效提升至新高度。
从接口到架构：PCIe 驱动 AI 算力系统演进
新思科技资深产品市场经理张小林在演讲中指出，在万亿参数大模型时代，PCIe 已从传统的外设连接接口，演进为构建高性能 AI 与 HPC 算力系统的核心互联架构。他强调，面对 AI 负载驱动下标准快速迭代（从 PCIe 5.0 到 8.0）及国内外应用代差的挑战，成功的关键在于实现从“单点接口”到“系统级互联方案”的思维转变，特别是利用 PCIe 结合 CXL 等协议构建去耦合、低延迟的先进系统架构。
为此，新思科技凭借深厚的标准领导力与大规模量产验证，提供覆盖从 IP、控制器到完整子系统的全栈 PCIe 解决方案。我们不仅确保产品的极致 PPA 与互操作性，更通过预先集成的硬件验证子系统与参考设计，主动帮助客户规避集成风险，缩短产品上市周期，从而在快速变化的算力竞争中赢得先机。
引领数据中心互联架构演进，赋能算力集群高效扩展
新思科技首席应用工程师左庆华在演讲中指出，AI 大模型的迅猛发展正将算力需求推向前所未有的高度，单芯片已无法满足要求，推动数据中心互联架构向 Scale-Up（机柜内紧密耦合）与 Scale-Out（多数据中心集群）模式演进。他强调，构建高效算力集群的核心在于实现芯片间乃至数据中心间的高速、低延迟、低阻塞互联。
为此，新思科技提供覆盖全场景的互联 IP 解决方案：在芯片级（Scale-Up）层面，支持 UCIe 开放标准与 NVIDIA NVLink 生态集成；在集群与网络级（Scale-Out）层面，提供领先的 224G 以太网与 Ultra Ethernet 完整方案。同时，面对 224G 超高速度带来的信号完整性挑战，新思科技积极布局并推动光电合封（CPO）等先进封装技术落地。我们致力于通过从协议、IP 到先进封装的系统级互联方案，赋能客户构建面向下一代 AI 算力的高效、可扩展数据中心基础设施。
超越摩尔定律：以 UCIe 互联重构 Chiplet 系统级竞争力
新思科技资深应用工程师雷天语在演讲中深刻指出，在半导体三大定律逐步失效的背景下，单纯依靠工艺微缩已无法满足 AI 驱动的算力需求。他强调，计算与 I/O 性能间的“剪刀差”已成为核心矛盾，必须转向“系统级摩尔”，即通过 Chiplet（芯粒）和先进封装来重构芯片架构。
为此，Die-to-Die（D2D）互联，特别是基于 UCIe 开放标准的方案，成为释放 Chiplet 潜力的关键。它不仅能极大提升带宽密度、优化成本与良率，更是实现计算、I/O 及存储灵活分解与组合的基石。新思科技凭借长达七年的前瞻布局和十余款测试芯片的验证，提供从 IP、先进封装协同到完整生态（涵盖 Arm、台积电、三星等）的 UCIe 全栈解决方案。我们致力于以经过硅验证的高性能、低延迟互联 IP，赋能客户跨越从芯片设计到系统集成的挑战，成功构建面向下一代 AI 算力的芯粒化产品。
互联即未来：HPC 的系统级决胜关键
新思科技首席应用工程师邓征在演讲中深刻指出，AI 时代 HPC 的竞争本质已从单纯的算力竞赛，升维为以互联为核心的系统架构之争。他揭示，由 AI 模型爆发与半导体定律失效共同驱动的“计算-IO 剪刀差”，正迫使 PCIe、以太网、内存等所有接口协议进入前所未有的“超速迭代”周期，成为系统性能的核心瓶颈与创新焦点。
面对由此催生的 Chiplet 集成、光电融合、内存池化等复杂挑战，邓征强调，制胜关键在于实现从底层协议、IP 到先进封装的全栈技术协同。为此，新思科技正超越传统 IP 边界，提供从可配置子系统、定制芯粒方案到光电合封协同的完整技术栈，通过预验证的集成方案与深度生态赋能，助力客户化解系统级复杂度，在 HPC 的系统性竞争中抢占先机。
驾驭AI算力洪流：数据中心互联架构的全栈突围
新思科技资深应用工程师林谦在北京 IP 技术日中指出，在 AI 模型规模指数级膨胀的当下，数据中心的性能瓶颈已从计算单元转向互联架构。“带宽墙”与“生态墙”正驱动 PCIe、UCIe、HBM 等接口协议进入超速迭代周期。
为应对此系统性挑战，新思科技提供覆盖 Scale-up 与 Scale-out 的全栈 IP 方案。面向机柜内紧密耦合，我们以 UCIe 3.0、Ualink 等开放标准及 NVLink 生态支持，实现加速器间的高效协同。面向跨机柜大规模扩展，我们提供基于 224G/448G SerDes 的 Ultra Ethernet（UEC）方案，化解网络拥塞与延迟挑战。
更深层的变革在于物理传输层。从电到光的演进已成定势，新思科技通过前瞻布局 LPO/CPO 等光电合封技术，协同提供高性能 SerDes 与 D2D 互联 IP，旨在与客户共同构建下一代数据中心高能效、低延迟的传输基石。
应对系统级挑战：HPC 演进与新思的角色重塑
新思科技应用工程高级经理许晓多在演讲中指出，高性能计算（HPC）已成为驱动从数据中心、5G 到智能汽车等广泛产业创新的核心引擎。然而，HPC 设计正面临根本性转变：其复杂性已从单一芯片，扩展至多芯片、多系统的协同与融合。
面对这一趋势，许晓多强调，单纯依靠工艺微缩（摩尔定律）已无法满足算力需求，而接口标准（如 PCIe、以太网）的迭代速度正急剧加快，导致计算性能与 I/O 带宽之间的“剪刀差”日益显著。为应对由此产生的系统级集成、先进封装与异构互联等挑战，新思科技正在主动重构自身能力。我们正从提供单点 IP，向交付完整的、经过验证的 IP 子系统及定制化解决方案演进，并与生态伙伴紧密协作，致力于帮助客户攻克从芯片到系统的全链路难题，共同驾驭 HPC 架构的下一代变革。
Automotive IP 专场演讲摘录
构建未来汽车的神经中枢：软件定义时代下的全栈式 IP 赋能
新思科技资深产品市场经理 Mehak Kalra 在演讲中，系统描绘了汽车产业正经历从硬件定义到“软件定义”的深刻范式转移。她指出，这一变革的核心驱动力在于 AI 技术的快速渗透、消费者对个性化与智能交互体验的更高要求，以及全球对功能安全与网络安全的强制性法规。其直接结果是汽车电子电气架构（EEA）从数百个分布式 ECU，向“中央计算单元（HPC）+ 区域控制器（Zonal）”的集中化架构演进。
Mehak 深入剖析了这一架构转型对芯片级设计的根本性影响。首先，中央计算平台必须整合 ADAS、信息娱乐、车身控制等多域功能，这要求 SoC 具备前所未有的高性能与高带宽，并通过硬件虚拟化技术实现关键任务（如自动驾驶）与非关键任务（如娱乐）的严格隔离与可靠运行。其次，为支持软件持续升级（OTA）与个性化服务，硬件平台必须具备可扩展、可配置的灵活性，这推动了 Chiplet（芯粒）和 Die-to-Die 互联（如 UCIe）技术在汽车领域的应用，以实现算力与 IO 的模块化组合。最后，满足 ASIL-D 等级的功能安全（ISO 26262）与应对不断演进的网络攻击的网络安全（ISO 21434）已从“加分项”变为“准入门槛”，必须内建于芯片与系统的每一层。
面对如此复杂的系统级挑战，Mehak 强调，新思科技的角色已超越传统的 IP 供应商。我们提供的是覆盖汽车应用全场景的、经过 ASIL 等级认证的完整 IP 组合与子系统解决方案。这包括：支撑中央 AI 计算的高性能内存子系统（LPDDR5X/6），实现芯粒间高速互联的 UCIe，连接传感器与域控制器的关键接口（MIPI CSI-2, Automotive Ethernet），以及构建信任根（Root of Trust）的硬件安全模块（HSM）与数据加密 IP。通过这一全栈式、符合车规的可靠 IP 组合，并结合与台积电、三星等代工厂的紧密生态合作，新思科技致力于赋能客户跨越设计复杂性，加速开发符合最高安全标准的下一代智能汽车芯片，共同定义软件定义汽车的未来。
Edge AI IP 专场演讲摘录
边缘智能崛起：定义下一代 AI 终端的核心接口生态
新思科技资深产品市场经理许可以详实数据指出，在云端能耗压力与 AI 负载向终端迁移的趋势下，边缘芯片设计正面临严苛的功耗、延迟与性能平衡挑战。
他强调，应对此挑战需聚焦三大核心：其一，外部连接（如USB 4, HDMI/DP）的成功关键远超 PPA，更在于与海量终端设备的无缝兼容性。新思凭借深度标准领导力与庞大部署基数，提供经过生态验证的可靠 IP 方案。其二，感知与存储接口（如MIPI, UFS）必须持续提升带宽与能效，以支撑生成式 AI 与高分辨率传感需求。新思提供全栈解决方案，并通过与主流 ISP 等生态伙伴的预先适配，降低客户集成风险。其三，需进行面向先进工艺与封装的全栈优化，通过低功耗接口 IP（如 eUSB2）及 Chiplet 互联方案，在系统层级实现最佳能效。
许可总结道，在边缘 AI 时代，接口 IP 的选择是战略关键。新思凭借前瞻洞察、全栈组合及超越单点 IP 的生态赋能，正助力客户驾驭复杂性，赢得下一代智能终端竞争。
边缘智能崛起：全栈式 IP 赋能下一代 AI 终端
新思科技资深产品市场经理宋晓迪在演讲中深刻阐释，在云端 AI 面临巨大能耗与隐私挑战的背景下，边缘 AI 正从一个“有益的补充”演进为智能计算的“必然范式”。他指出，驱动这一变革的核心在于小模型（SLM）能力的成熟、对低延迟与数据隐私的刚性需求，以及终端设备算力的持续提升。
宋晓迪进一步分析，边缘 AI 的落地面临系统性挑战：首先是“内存墙”问题，模型加载速度与推理性能严重受限于存储接口（如 UFS）与内存（如 LPDDR）的带宽与能效；其次是“数据洪流”，高分辨率传感器产生的海量数据对 MIPI 等接入接口提出了更高要求；最后是严苛的功耗、散热与实时性约束，要求芯片必须在极端条件下实现性能、功耗与成本的完美平衡。
面对这些复杂挑战，宋晓迪强调，成功的关键在于从系统层面进行全局优化，而接口 IP 是连接算力、存储与感知的“关键桥梁”。为此，新思科技凭借在接口 IP 领域数十年的领导地位，提供覆盖边缘 AI 全场景的完整解决方案：从加速模型加载的 UFS 4/5 和 LPDDR5x/6 存储子系统，到承载高清数据输入的 MIPI CSI-2/DSI 接口，再到实现灵活外部扩展与显示的 USB 4、HDMI 2.2/DP 2.1。我们致力于以经过海量硅验证的高性能、低功耗 IP 组合，以及超越单点 IP 的子系统集成与生态协同能力，赋能客户高效驾驭设计复杂性，在即将爆发的边缘智能浪潮中构建决定性的产品竞争力。
思维共振，洞见未来
2026年新思科技 IP 技术开放日虽已圆满落幕，但会议上激荡的前沿思想与深刻洞察，正持续映射出半导体产业下一轮创新的清晰脉络。本次跨越上海、北京、深圳三地的盛会，不仅是一场技术的巡礼，更是一次行业思维的范式刷新。
我们清晰地看到，一个以“系统定义”和“数据优先”为核心的新设计时代已经到来。无论是应对万亿参数模型的算力饥渴，还是满足智能汽车的功能安全与实时响应，抑或是赋能终端设备的瞬时智能，成功的关键已不再是单一模块的极致优化，而在于构建计算、存储与互联高效协同的有机整体。
从 HPC 中“内存墙”、“功耗墙”的破解之道，到汽车电子域融合架构的落地实践，再到边缘侧 AI 对接口能效的极致苛求，所有讨论都指向同一个结论：芯片的竞争力，越来越取决于其驾驭系统复杂性的能力。 而 UCIe、CXL、LPDDR6、PCIe 6.0/7.0 等接口与协议，正是构建这一系统能力的核心基石。
新思科技作为这些基石技术的核心提供者与推动者，我们正将自身定位从“IP 供应商”深化为“系统赋能伙伴”。我们提供的不仅是经过亿万颗芯片验证的可靠 IP，更是涵盖架构探索、先进封装协同、子系统集成加速的全链路解决方案，致力于将客户的系统级蓝图转化为可量产、具有差异化的现实产品。
感谢所有与会嘉宾的坦诚分享与智慧碰撞。独行者速，众行者远。新思科技期待继续与产业链的每一位创新者携手，将本次开放日凝结的共识与远见，转化为驱动下一代智能世界的坚实力量。
