基于新型非易失性存储器的高性能存算一体芯片是指将计算功能融入新型存储器件中，并通过规模化集成与其他电路元件实现高度融合。该技术旨在打破传统冯·诺依曼存储和计算分离的计算架构，突破现有系统的功耗墙瓶颈。作为底层根技术的存储器，现有高速动态随机存储器（DRAM）和传统非易失性闪存凭借制造成本低等优势占据主流存储市场，但DRAM的易失性和传统闪存的低速限制了存算一体架构的发展。部分新兴存储技术如阻变式存储器（RRAM）在高速与非易失特性之间实现了一定程度的平衡，但仍面临器件稳定性等方面的挑战。而通过材料和机制创新，新型非易失性闪存在兼具低功耗和多比特存储的基础上实现了速度的突破，为构建高性能存算一体芯片提供了重要支撑。这类芯片有望重塑未来计算体系，全面释放系统能效潜力。

主要技术方向包括存储介质优化、计算架构创新、精度与能效提升、算法与软件协同等。①存储介质优化：一方面通过研发更低功耗、更快读写速度和更好耐久性的非易失性存储材料来提升器件和芯片性能，另一方面发展三维集成工艺，将多层存储单元垂直堆叠，增加存储密度和计算并行度，提高芯片能效和算力；②计算架构创新：通过借鉴生物大脑的神经元和突触结构，设计出更接近人脑信息处理方式的存算一体架构，实现高度并行、自适应和低功耗的计算，适用于人工智能、认知计算等领域；③精度与能效提升：主要通过优化存储单元的读写精度、计算电路的设计以及算法的改进等，减少计算误差，提高计算结果的准确性，同时从器件、电路到架构等多个层面进行低功耗设计，降低系统能耗；④算法与软件协同：针对存算一体芯片的特点，开发专门的计算算法和数据存储格式，充分发挥存算一体架构的优势，建立完善的软件生态系统，包括编译器、开发工具、操作系统、应用程序等，推动存算一体技术的广泛应用。

基于新型非易失性存储器的高性能存算一体芯片正朝着多维度蓬勃发展。在技术层面，精度与能效持续提升，集成度不断提高，多算法适配与可编程性增强，以满足各类复杂场景需求。在应用层面，在边缘计算场景中加速普及，并逐步向大算力通用计算领域进军。产业发展态势迅猛，企业竞争愈发激烈，生态系统逐步完善，产学研合作也日益紧密。与此同时，安全可靠性备受重视，可靠性设计持续优化，安全防护功能不断强化，全方位保障芯片在各场景下的稳定、安全运行。

该前沿主题2018-2023年核心专利公开总量、被引情况和平均公开时间见表3.15，逐年公开量见表3.16。

内容取自《全球工程前沿2024》

周鹏，复旦大学教授。致力于先进电子器件创新研究，实现了高面积效率单晶体管逻辑、低泄漏、低SS的MBCFET，发明了硅基二维异质集成CFET技术；提出的浮栅存储器具有10 ns超快写入速度，寿命高于八百万次；利用正负光电导的存储研发了感存算“全在一”功能器件，实现了运动图像检测。获基金委国家杰出青年科学基金项目资助，入选万人计划领军人才。获腾讯探索奖、上海市青年科技杰出贡献奖、教育部和上海市自然科学二等奖、NR45青年科学家奖等。主持科技部重点研发计划，基金委重大、重点项目，国家重大专项等20余项。近五年在Nature、Nature Nanotechnology、Nature Electronics等发表论文100余篇，被引18000余次，其中高被引21篇。任InfoMat等期刊副主编。