1.长电科技：收购晟碟半导体80%股权事宜获批
2.把两块芯片压成一块：EUV以来半导体制造的最大创新
3.技术飞跃！首台国产大尺寸ECD设备问世，玻璃基板制造技术迎来“中国时刻”
4.我国科学家发现“开洞”能让金属更强大
5.浙大：褶皱，让MOF薄膜焕发生机
6.中国科大团队在氧化镓高能辐射探测器领域取得新进展
1.长电科技：收购晟碟半导体80%股权事宜获批
江苏长电科技股份有限公司于2024年3月4日审议通过了《关于公司全资子公司长电科技管理有限公司收购晟碟半导体（上海）有限公司80%股权的议案》，同意长电科技管理有限公司（以下简称“收购方”或“长电管理公司”）以现金方式收购SANDISK CHINA LIMITED（以下简称“出售方”）持有的晟碟半导体（上海）有限公司（以下简称“标的公司”）80%的股权，交易对价以北京亚太联华资产评估有限公司出具的“亚评报字（2024）第45号”评估报告为依据。
经交易双方充分沟通协商交易对价约62,400万美元。本次交易完成后，收购方长电科技持有标的公司80%股权，出售方持有标的公司20%股权。
根据标的公司与出让人（即上海市闵行区规划和自然资源局）签署的沪闵规划资源（2020）出让合同补字第89号土地使用权出让合同第26条的约定，“土地使用权人出资比例结构、项目公司（即标的公司）股权结构发生变化的，应事先经出让人同意”。
8月11日，长电科技再发布公告称，公司已收到国家市场监督管理总局下发的《经营者集中反垄断审查不予禁止决定书》，决定对本交易不予禁止，交易各方可以实施集中。
近日，标的公司收到了上海市闵行区规划和自然资源局出具的同意函，同意本交易拟定的股权变更，即标的公司的股东及出资比例由SANDISK CHINA LIMITED持股100%变更为长电科技管理有限公司持股80%，SANDISK CHINA LIMITED持股20%。
2.把两块芯片压成一块：EUV以来半导体制造的最大创新
从纳米到埃米，芯片制造商正在竭尽全力缩小电路的尺寸。但对于人们日益增长的算力需求，一项涉及更大尺寸（数百或数千纳米）的技术在未来五年内可能同样重要。
这项技术称为直接混合键合（Hybrid Bonding），可在同一封装中将两个或多个芯片堆叠在一起，构建所谓的 3D 芯片。尽管由于摩尔定律逐渐崩溃，晶体管缩小的速度正在变慢，但芯片制造商仍然可以通过其他方式增加处理器和内存中的晶体管数量。
今年 5 月，在丹佛举行的 IEEE 电子元件和技术会议（ECTC）上，来自世界各地的研究小组公布了该技术的各种来之不易的改进，其中一些结果显示，3D 堆叠芯片之间的连接密度可能达到创纪录的水平：每平方毫米硅片上大约有 700 万个连接。
英特尔的 Yi Shi 在 ECTC 大会上报告说，由于半导体技术的新进展，所有这些连接都是必需的。摩尔定律现在受一个称为系统技术协同优化（STCO）的概念支配，即芯片的功能（例如缓存、输入 / 输出和逻辑）分别使用最先进工艺制程制造。然后可以使用混合键合和其他先进封装技术来组装这些子系统，以便让它们像单个硅片一样工作。但这只有在存在高密度连接的情况下才能实现，这些连接可以在几乎没有延迟或能耗的情况下在单独的硅片之间传送数据。
在所有先进封装技术中，混合键合提供了最高密度的垂直连接。因此，它是先进封装行业增长最快的领域，Yole Group 技术和市场分析师 Gabriella Pereira 表示，到 2029 年，该方向的市场规模将增长两倍以上，达到 380 亿美元。预计到那时，混合键合将占据约一半的市场。
在混合键合中，铜 pad 建立在每个芯片的顶面上。铜被绝缘层（通常是氧化硅）所包围，pad 本身略微凹进绝缘层的表面。在对氧化物进行化学改性后，将两个芯片面对面压在一起，使每个凹陷的 pad 对齐。然后慢慢加热这个夹层，使铜膨胀到间隙处并熔合，从而连接两个芯片。
1、混合键合从两个晶圆或一个芯片和一个晶圆相对开始。配合面覆盖有氧化物绝缘层和略微凹陷的铜垫，铜垫与芯片的互连层相连。
2、将晶圆压在一起，在氧化物之间形成初始键合。
3、然后缓慢加热堆叠的晶圆，使氧化物牢固连接，并使铜膨胀以形成电连接。
a、为了形成更牢固的键合，工程师需要压平氧化物的最后几纳米。即使是轻微的凸起或翘曲也会破坏密集连接。
b、铜必须从氧化物表面凹陷到恰到好处的程度。太多就无法形成连接，太少就会把晶圆推开。研究人员正在研究如何将铜控制到单个原子层的水平。
c、晶圆之间的初始连接是弱氢键。退火后，连接变成强共价键。研究人员预计，使用不同类型的表面，如碳氮化硅，则会有更多位置可以形成化学键，将使晶圆之间的连接更牢固。
d、混合键合的最后一步可能需要数小时，并且需要高温。研究人员希望降低温度，缩短工艺时间。
e、虽然两片晶圆上的铜压在一起形成电连接，但金属的晶粒边界通常不会从一侧穿过另一侧。研究人员正试图使边界上形成大的单晶铜颗粒，以提高电导率和稳定性。
混合键合既可以将一种尺寸的单个芯片连接到一个装满更大尺寸芯片的晶圆上，也可以将两个相同尺寸的整片晶圆键合在一起。当然，后一种工艺比前一种更成熟，部分原因是它在相机芯片中的应用。例如，欧洲微电子研究机构 Imec 的工程师已经创造了一些有史以来最密集的晶圆对晶圆键合，键合距离（或间距）仅为 400 纳米。但 Imec 仅实现了 2 微米的芯片对晶圆键合间距。
这相比当今在生产的先进 3D 芯片有了很大的改进（连接间距约为 9 微米）。而且它比前一代技术有了更大的飞跃：「微凸块」（microbumps）焊料，其间距为几十微米。
「在设备可用之后，将晶圆与晶圆对齐比将芯片与晶圆对齐更容易。大多数微电子工艺都是针对整片晶圆进行的，」法国研究机构 CEA Leti 集成与封装科学负责人 Jean-Charles Souriau 说道。但芯片对晶圆（或芯片到晶圆）技术在高端处理器中可以大放异彩，例如 AMD 的处理器，他们把新技术用于组装其先进 CPU 和 AI 加速器中的计算核心和缓存。
为了推动两种情况下的间距越来越紧密，研究人员专注于使表面更平坦，使绑定的晶圆更好地粘合在一起，并减少整个过程的时间和复杂性。做好这件事可能会彻底改变芯片的设计方式。
WoW，降低间距
最近的晶圆对晶圆（WoW）研究实现了最紧密的间距 —— 约 360 纳米到 500 纳米 —— 这有关在一件事上付出的大量努力：平整度。要以 100 纳米级的精度将两个晶圆结合在一起，整个晶圆必须几乎完全平坦。如果它稍微弯曲或扭曲，整个部分就无法连接。
晶圆的平坦化需要一项称为化学机械平坦化（CMP）的工艺。它对芯片制造至关重要，尤其是对于生产晶体管上方的互连层。
「CMP 是我们必须控制的混合键合关键参数，」Souriau 表示。ECTC 上展示的结果显示 CMP 被提升到了另一个水平，不仅使整个晶圆平坦化，而且还将铜垫之间的绝缘层的圆度降低到纳米级，以确保更好的连接。
其他一些研究人员则致力于确保这些扁平部件能够足够牢固地粘合在一起。他们尝试使用不同的表面材料，例如用碳氮化硅代替氧化硅，并使用不同的方案来化学激活表面。最初，当晶圆或芯片被压在一起时，它们通过相对较弱的氢键固定在一起，人们担心的是，在进一步的加工步骤中它们是否能保持原位。连接之后，晶圆和芯片会慢慢加热，这一过程称为退火，旨在形成更强的化学键。这些键到底有多强 —— 甚至如何弄清楚 —— 是 ECTC 上展示的大部分研究的主题。
最终的键合强度部分来自铜连接。退火步骤使铜在间隙处膨胀，形成导电桥。三星的 Seung Ho Hahn 解释说，控制间隙的大小是关键。膨胀太小铜就不会熔合，膨胀太多晶圆就会被推开。这是纳米级的问题，Hahn 报告了一种新化学工艺的研究，他希望通过一次蚀刻掉一个原子层的铜来实现这一点。
连接的质量也很重要。芯片互连中的金属不是单晶；而是由许多晶粒组成，这些晶粒朝向不同的方向。即使在铜膨胀后，金属的晶粒边界通常也不会从一侧跨越到另一侧。这种跨越应该会降低连接的电阻并提高其可靠性。日本东北大学的研究人员报告了一种新的冶金方案，最终可以生成跨越边界的大型单晶铜。「这是一个巨大的变化，」日本东北大学的副教授福岛誉史（Takafumi Fukushima） 说。「我们现在正在分析其背后的原因。」
ECTC 讨论的其他实验侧重于简化键合过程。一些人试图降低形成键合所需的退火温度（通常约为 300 °C），以尽量减少长时间加热对芯片造成损坏的风险。Applied Materials 的研究人员介绍了一种方法的进展，该方法可以大大减少退火所需的时间 —— 从几小时缩短到仅 5 分钟。
效果出色的 CoW
Imec 使用等离子蚀刻来切割芯片并赋予它们 chamfered corners。该技术消除了可能干扰粘合的机械应力（mechanical stress）。
目前，晶圆上芯片 (CoW) 混合键合对于高级 CPU 和 GPU 制造商来说更有用：它允许芯片制造商堆叠不同尺寸的小芯片，并在将每个芯片绑定到另一个芯片之前对其进行测试，以确保它们不会出现问题。毕竟，一个有缺陷的部件就注定了整个昂贵 CPU 的命运。
但是 CoW 具有 WoW 的所有困难，并且缓解这些困难的选项较少。例如，CMP 旨在平坦化晶圆（flatten wafers），而不是单个芯片。一旦从源晶圆上切下芯片并进行测试，就可以采取更少的措施来提高其键合准备情况。
尽管如此，英特尔的研究人员报告了具有 3 μm 间距的 CoW 混合键合，并且如上所述，Imec 的一个团队成功实现了 2 μm 间距，主要是通过使转移的 die 非常平坦，同时它们仍然附着在晶圆上并在整个过程中保持它们清洁。
两个团队都使用等离子蚀刻来切割芯片，而不是使用常用的锯切法（ blade）。与锯切法不同，等离子蚀刻不会导致边缘碎裂，从而产生可能干扰连接的碎片。它还允许 Imec 团队对芯片进行塑形，制作 chamfered corners，以减轻可能破坏连接的机械应力。
ECTC 的几位研究人员表示，CoW 混合键合对于高带宽存储器 (HBM) 的未来至关重要。HBM 是控制逻辑芯片顶部的 DRAM die 堆栈（目前有 8-12 个 die 高）。HBM 通常与高端 GPU 放置在同一封装中，对于处理运行 ChatGPT 等大型语言模型所需的海量数据至关重要。如今，HBM die 采用微凸点（microbump）技术进行堆叠，因此每层之间都有被有机填料包围的微小焊球。
但随着 AI 进一步提高内存需求，DRAM 制造商希望在 HBM 芯片中堆叠 20 层或更多层。微凸点占据的体积意味着这些堆栈很快就会变得太高而无法正确装入 GPU 封装中。混合键合会缩小 HBM 的高度，并且更容易从封装中去除多余的热量，因为层之间的热阻会更小。
在 ECTC 上，三星工程师展示了混合键合可以产生 16 层 HBM 堆栈。三星高级工程师 Hyeonmin Lee 表示：「我认为使用这项技术可以制造 20 层以上的堆栈。」其他新的 CoW 技术也有助于将混合键合引入高带宽存储器。
Souriau 表示，CEA Leti 的研究人员正在探索所谓的自对准（self-alignment）技术。这将有助于确保仅使用化学工艺即可实现良好的 CoW 连接。每个表面的某些部分将被制成疏水性的，而其他部分将被制成亲水性的，从而导致表面会自动滑入到位。
在 ECTC 上，来自东北大学和雅马哈机器人公司的研究人员报告了类似方案的工作，利用水的表面张力来对齐实验 DRAM 芯片上的 5-μm pad，精度优于 50-nm。
混合键合的上限
研究人员几乎肯定会继续减小混合键合连接的间距。台积电 pathfinding systems 项目经理 Han-Jong Chia 表示：「200 nm WoW 间距不仅是可能的，而且是理想的。」台积电计划在两年内推出一种称为背面供电（backside power delivery）的技术。英特尔计划在今年年底实现同样的目标。这项技术将芯片的电力传输互连置于硅表面下方而不是上方。
台积电研究人员计算出，通过排除这些电源管道（conduit），最上层可以更好地连接到较小的混合键合 pad。使用 200 nm 键合 pad 的背面供电传输将大大降低 3D 连接的电容，以至于能量效率和信号速度的测量结果将比使用 400 nm 键合 pad 实现的效果好 8 倍。
晶圆上芯片混合键合比晶圆上晶圆键合更有用，因为它可以将一种尺寸的 die 放置到更大 die 的晶圆上。然而，可实现的连接密度低于晶圆上晶圆键合。
Chia 表示，在未来的某个时候，如果键合间距进一步缩小，「折叠（fold）」电路块可能会变得实用。块内现在的一些长连接可能能够采用垂直捷径，从而加快计算速度并降低功耗。
并且，混合键合可能不限于硅。CEA Leti 的 Souriau 表示：「如今，硅对硅晶圆取得了很大进展，但我们也在寻求氮化镓与硅晶圆和玻璃晶圆之间的混合键合…… 一切皆有可能。」他们甚至提出了量子计算芯片混合键合，其中涉及对准和键合超导铌，而不是铜。
参考内容：https://spectrum.ieee.org/hybrid-bonding（机器之心）
3.技术飞跃！首台国产大尺寸ECD设备问世，玻璃基板制造技术迎来“中国时刻”
鑫巨（深圳）半导体科技有限公司（以下简称：鑫巨半导体）成立于2020年6月，核心团队来自欧洲，是一家致力于集成电路先进制造领域的高科技企业。鑫巨半导体专注于电化学沉积（ECD）、刻蚀制程及微孔处理设备的研发与生产，提供国内外客户最先进的国产化成套技术设备及成套技术服务。
作为一家获得“国家高新技术企业”、“深圳市重大项目计划”以及“深圳市专精特新企业”等多项认定的企业，鑫巨半导体的湿制程工艺设备方面已达到国际领先的制程性能与指标，同时实现了自主产权与高度国产化，不受国外技术依赖和限制，解决目前应用于2.5D先进封装领域急缺的各类高密度封装基板（例如xBF-ICS、TGV 玻璃基板）、microLED显示屏及新一代衬底材料的商业化量产和应用，助力中国在半导体领域和新一代信息科技赛道称为领先地位。
目前全球的封装技术领域面临着新一代基于玻璃基底产品的技术换代需求，日本、美国、欧洲巨头相继于2024年牵头在此领域投入巨资，共同建立产业和商业生态圈。中国行业内情况与全球巨头企业处于同一起跑线上，面对相同的技术挑战，这对中国在封装技术赶超世界先进水平的目标带来了全新的机遇。
为解决玻璃基板量产中关键TGV制程的填孔难题，鑫巨半导体推出了首台行业内面向大尺寸玻璃基板量产的ECD设备，实现了在515*510mm面积的玻璃板上实现高一致性、高良率和高效率的电化学金属沉积，彻底解决目前内TGV制程良率低、成本高的困难，为国产玻璃基板相关产业的提供了可商业化制造的前提与基础。
目前公司的高性能ECD设备具备1:15宽深比的高良率TGV填孔能力，和5微米线宽/线距以下的超精细、超薄的RDL图形线路量产制造能力，通过下游客户数百片实际上机打样，获得客户肯定认可，并且积累了大量的玻璃载板商业化量产所需的关键制程工艺数据。成果数据证明此设备已彻底打破了国外的技术垄断，到达国际领先技术水平，将提升中国在半导体设备制造与先进板级封装领域的国际竞争力，满足全面向未来10年新时代技术转型的需要。鑫巨ECD设备将进一步提升至超大尺寸，计划年底完成610*610mm超大尺寸玻璃基制程设备线的开发，在优化下游产能的同时降低量产成本。
同时，在公司自有核心专利的基础上，鑫巨开发了的ReverseStream、AVC和Maglev等实现玻璃基板量产化的关键技术，可有效防止在目前行业遇到的碎裂，一致性等批量制造过程中的问题，为国产玻璃基板商业化制造提供了坚实的基础。
为打通玻璃基板制程工艺到量产化的全工艺链条，鑫巨深知与国内行业伙伴共同发展的重要性，已联合了多家国内的前后道设备及化学材料企业，携手共同努力建造玻璃基板国产化制造的生态圈，为中国玻璃基板产业的上下游的快速发展尽一份力。
鑫巨半导体坚持全自主研发和国产化，确保技术完全可控。通过不断创新和技术积累，为中国半导体行业的腾飞贡献力量。未来，鑫巨半导体将继续以卓越的技术、优质的产品和完善的服务，助力客户实现更高的目标，共同推动半导体产业的发展和进步。（鑫巨半导体）
4.我国科学家发现“开洞”能让金属更强大
经过长期攻关，中国科学院金属研究所研究团队通过将直径百纳米以下的孔洞弥散分布在材料中，实现了在不损失甚至提高塑性的同时，降低材料密度，大幅提升材料强度，这一成果今天（9日）在国际学术期刊《科学》在线发表。
据介绍，发展新型轻质高强度材料是航空航天、汽车、消费电子等关键领域的共同迫切需求。
目前，金属材料轻量化一般是通过在金属中添加更轻的铝、锂等元素来实现。中国科学院金属研究所团队研究发现，与常规方式相比，引入纳米孔洞是更为直观有效，且更洁净的材料减重途径。不过，一般情况下，少量孔洞的存在就会导致材料的强度、塑韧性等力学性能急剧降低。经过长期攻关，科研团队成功突破了这一难点，通过在材料中添加直径为百纳米左右甚至更小的弥散纳米孔，实现了不损失甚至提高塑性的同时，降低材料密度并大幅提升其强度。
实验数据显示，引入纳米孔后的新材料，屈服强度提升了50%~100%，意味着具有更高的承载能力。这种新型强化方式不仅有助于材料轻量化和回收再利用，还能更大限度保留本体材料导热导电等优异的物理性能，未来有望在航空航天等多个领域获得应用。（中科院之声）
5.浙大：褶皱，让MOF薄膜焕发生机
金属有机框架（MOF）是一类新兴的多孔晶体材料，在气体存储、分离、催化、传感、生物医学等领域具有广泛的应用前景。然而，MOF粉末难溶难熔、薄膜又硬又脆，使这类材料成型加工极为困难，以往一直是阻碍这类材料集成应用的瓶颈。
浙江大学化学工程与生物工程学院赵俊杰研究团队提出了一种全新的褶皱MOF薄膜，突破了上述难题。团队构建了限域界面合成的方法，通过“反应-扩散”控制，获得了含有多种图灵图案的褶皱MOF薄膜，解锁了MOF薄膜可拉伸的性能，赋予了MOF薄膜即插即用的潜力，为这类材料在分离膜、柔性电子等领域的集成应用开辟了新的路线。这项研究成果于2024年8月9日发表在国际顶尖学术期刊Science，论文题目为Wrinkled metal-organic framework thin films with tunable Turing patterns for pliable integration。
构筑“皱褶”结构的独特方法
因具有超高比表面积、可灵活设计的化学组成、易于调控的孔道结构，MOF材料在许多领域展现了出色的应用前景。将MOF材料加工成连续、致密的薄膜对于膜分离、电子器件、医疗设备等领域具有重大意义。然而，以往的MOF薄膜普遍又硬又脆，连微小的拉伸形变也难以承受。如何才能让MOF薄膜获得可拉伸的性能从而实现柔性集成呢？
赵俊杰团队找到了一种非常巧妙的方法——让MOF薄膜形成“皱褶”结构，在大大增加其活性表面的同时还可以赋予其出色的形变能力。这种创新设计一举改变了MOF薄膜“一拉就断、一掰就碎”的命运，让这类材料焕发出全新的生命力。
为了制造出这种“皱褶”MOF薄膜，研究团队采用了一种基于“图灵机制”的方法。1952年艾伦∙图灵(Alan Turing)提出了一种“反应-扩散”模型，用于解释自然界中图案形成的机制。在过去的七十多年中，图灵图案已在自然界许多的体系中被观察到，比如动物的斑纹、植物的花纹、珊瑚的结构等。图灵机制的关键在于，当两种化学物质在特定条件下相互作用时，它们的反应－扩散过程会导致局部的激活和长程的抑制，从而产生斑纹状图案。
制备具有图灵图案的褶皱MOF薄膜的限域界面合成方法
受图灵理论的启发，研究团队巧妙地提出了一种限域界面合成的方法。他们在原子层沉积（ALD）的氧化锌表面添加了聚合物覆盖层，从而构筑了一个限域反应空间。在这个空间内，合成MOF的反应试剂自上而下扩散，氧化锌表面释放的碱性水解产物自下而上扩散，从而形成一组相向运动的化学行波。通过数学建模与数值模拟，研究人员发现通过调控“反应-扩散”条件，可获得形态各异的波的失稳状态，即产生了图灵图案。进一步地，研究团队在实验中通过改变反应试剂的浓度、聚合物覆盖层的厚度，制备出5类共13种图灵图案，获得了形貌可调的皱褶MOF薄膜。这些图案涵盖了经典的迷宫状条纹、点状、环状等多种图灵图案类型，与自然界中海鳗、箱鲀、豹等动物的斑纹十分相似。
挖掘MOF薄膜的巨大潜力
引入褶皱结构不仅大幅增加了MOF薄膜的有效表面积，而且赋予了薄膜出色的柔韧性，使其能够承受高达53.2%的应变而不被破坏。而MOF本体能够承受的应变常常不超过0.3%。
褶皱MOF薄膜优异的力学性能使得MOF材料能像“贴纸”一样轻松实现在不同基底之间的转移。研究人员将其转移到有机玻璃、多孔陶瓷、金属电极等多种基底上，发现薄膜的结构和性能可以得到完好保留。
通过这种灵活转移的加工方式，研究团队制备出了基于MOF材料的气体分离膜，实现了氢气/二氧化碳的高效分离。此外，他们还将褶皱MOF薄膜转移到柔性电极上，制造出可弯曲的湿度传感器。通过这两种应用场景，我们可以窥见MOF薄膜即插即用的巨大潜力。
“这项研究为MOF薄膜材料提出了一种新的结构形态，实现了薄膜制造过程与功能化集成的解耦，赋予了这类材料更具想象空间的应用方式，希望我们的研究可以助力低碳化工、可穿戴设备、医疗健康等领域的发展。”赵俊杰说。（浙江大学）
6.中国科大团队在氧化镓高能辐射探测器领域取得新进展
据中国科大微电子学院消息，该院龙世兵教授团队近日在国际知名期刊《Applied Physics Letters》上发表了题为“Alpha Particle Detection Based on Low leakage and High-barrier vertical PtOx/β-Ga2O3 Schottky Barrier Diode”的研究论文，并受到美国物理学联合会《科学之光》(AIP Scilight)的专访报道。
高能电离辐射的检测在科研、工业制造及医学等领域极为重要，现阶段，基于宽禁带半导体的高能辐射探测器避免了传统间接型探测器的“辐射→荧光→电信号”转换过程，在分辨率及器件体积等方面具有显著优势。基于氧化镓（Ga2O3）材料的高能辐射探测器不但制备成本低、过程简便，且能在高温、高压、强辐射等恶劣环境下保持长时间的稳定性。本工作基于氧化镓材料，以金属氧化物PtOx为电极制备了一种高势垒接触的肖特基二极管型探测器，并成功实现了对α粒子辐射的探测。通过PtOx电极与Ga2O3形成的高接触势垒大大抑制了大面积探测器的反向泄漏电流，器件在-100 V的反偏电压下漏电流仅为63 pA/cm2，并在高反向偏压下实现了对α粒子的稳定探测和计数。
此外，对电荷收集效率的预测值与实测值的差距来源做了理论分析，并模拟了电离辐射入射角对电荷收集效率的影响。本工作实现了氧化镓基探测器对于α粒子的能谱探测，为高性能Ga2O3基电离辐射探测器提供了一种有效的技术方法，并揭示了Ga2O3作为经济、高效、抗辐射的电离辐射探测器的巨大潜力和良好前景。
据悉，相关研究得到了国家自然科学基金、国家重点研发计划项目、中央高校基本科研业务专项资金及中国博士后科学基金的资助，同时也得到了中国科学技术大学微纳研究与制造中心的支持。（中国科大微电子学院）
