研究背景
硅互补金属氧化物半导体（CMOS）技术将在亚3纳米工艺节点达到其性能极限。二维（2D）半导体过渡金属二硫属化物（TMDs）因其无悬空键表面、单原子层厚度下的高载流子迁移率以及对短沟道效应的静电控制免疫特性，成为后硅时代的潜在沟道材料。为实现2D半导体材料在CMOS技术中的进一步缩放，需要同时具备N型和P型高性能金属氧化物半导体场效应晶体管（MOSFETs）。目前，虽然N型二维场效应晶体管（例如单层二硫化钼）方面已取得显著进展，但P型二维场效应晶体管的电学性能远未达到预期，极大地制约了二维CMOS电路的发展。
成果简介
华中科技大学国家脉冲强磁场科学中心/集成电路学院李学飞/缪向水等联合意大利比萨大学Gianluca Fiori提出了一种原子尺度可调氧掺杂p型方法，该技术能够提高单层WSe2的场效应迁移率和开态电流。室温条件下，单层氧掺杂WSe2（O2-WSe2）的场效应空穴迁移率（μFE）高达137 cm2V-1s-1，约为初始WSe2的三倍。同时，P型O2-WSe2晶体管实现了约49 meV的低SBH和约560 Ω·μm的低接触电阻。45 nm短沟道单层O2-WSe2 pFET实现了1245 μA/μm的高开态电流（Ion），性能优于对应nFET器件。
在器件基础特性研究中，研究人员首先比较了不同金属与两种衬底上生长的WSe2的输运特性。结果表明：Ni接触的转移到100 nm SiO2栅极介质上的单层WSe2场效应晶体管呈现N型输运特性，开关比高达108，场效应电子迁移率为5.8 cm2/V·s（图1a，b）。低功函数和高功函数金属均与转移的单层WSe2导带附近对齐，导致单调的N型电学特性（图1c）。另外，Pt接触的直接生长的单层WSe2场效应晶体管呈现P型输运及约108的高开关比，场效应空穴迁移率为45.2 cm2/V·s（图1d，e）。图1f展示了接触金属与直接生长在SiO2上的单层WSe2钉扎位置的能带示意图，生长在蓝宝石和SiO2/Si衬底上的单层WSe2表现出相反的传输类型。基于此，研究人员成功构建了基于单层WSe₂的CMOS反相器，为二维互补逻辑电路奠定了基础。
图1. 单层WSe2 nFETs和pFETs。Ni接触单层WSe2 FET的转移特性（a）与输出特性（b），单层WSe2在蓝宝石衬底上生长，随后转移至100 nm SiO2/Si衬底上；（c、f）示意图展示了从蓝宝石衬底转移至SiO2/Si衬底上的单层WSe2以及在SiO2/Si衬底上直接生长的单层 WSe2与接触金属在不同功函数下的钉扎位置；SiO2/Si衬底上直接生长的单层WSe2 FET的转移特性（d）和输出特性（e）。
进一步，研究团队通过低温光致发光（PL）测量来研究两种单层WSe2材料中的缺陷态。当温度降至20 K时，两种样品的自由激子峰均蓝移并在较低能量处出现宽峰，且峰强度随温度降低而增强，该现象归因于缺陷束缚激子。为深入理解WSe2中的激子态，我们在3.4 K下进行了变栅压的PL测量，对于转移WSe2样品，随着栅极电压（Vgs）从0 V升至20 V（更多电子掺入WSe2），由于库仑屏蔽效应导致XA-峰发生红移，表明样品最初呈N型掺杂状态（图2a）。当Vgs从0 V降至-20 V时，直接生长的WSe2样品XA+峰表现出相似的变化趋势，表明样品在Vgs = 0时处于P型掺杂状态（图2b）。此外，转移WSe2样品的缺陷束缚激子峰占比高于直接生长样品，表明其缺陷态密度更高（图2d）。
图2. 3.4 K下单层WSe2的栅压依赖性光致发光。转移的WSe2从蓝宝石转移（a）及直接生长的WSe2（b）在3.4 K不同栅极电压（Vgs）下的PL光谱；（c）带电激子与中性激子峰强度随栅极电压的变化；（d）束缚激子PL强度积分（IB/(IB+IF)）百分比随Vgs的变化；（e）峰位置EB1与EB2随Vgs的变化关系；（f）示意图展示两种样品中束缚激子的不同来源。
为降低单层WSe2中的缺陷密度，研究团队提出了一种可调且与半导体工业兼容的氧掺杂方法。O2-WSe2样品中缺陷峰强度的显著降低证实了氧退火后单层WSe2中缺陷密度的降低（图3a）。O2-WSe2 pFET（沟长2 μm）在-2 V源极电压下实现1010的超高开关比，室温下场效应迁移率为137 cm2/V·s，迁移率统计分布显示O2退火后晶体管迁移率是不退火的三倍（图3b，c，d），O2-WSe2中较高的空穴迁移率主要归因于氧掺杂对Se空位的有效钝化及WSe2薄膜缺陷密度的降低。采用传输线法（TLM）结构提取接触电阻Rc发现，不退火WSe2的Rc值为2.4 kΩ·μm，O2-WSe2 pFET的Rc可降至0.56 kΩ·μm（图3e）。O2-WSe2 pFET肖特基势垒高度为49 meV，显著低于不退火WSe2器件的155 meV（图3f）。
图3. O2退火前后SiO2上的单层WSe2光致发光和电学表征。（a）直接生长的单层WSe2在3.4 K下经O2退火与未退火处理后的PL光谱；单层WSe2器件在430 mTorr O2环境中退火后的转移特性（b）与输出特性（c）；（d）单层WSe2在430 mTorr O2退火前后空穴场效应迁移率的统计分布；（e）单层WSe2 pFETs在430 mTorr下O2退火前后的TLM电阻；（f）Rc随SBH的变化关系。
为了从理论层面解释实验结果，研究团队进一步采用Quantum Espresso进行了密度泛函理论（DFT）计算，研究发现VSe-WSe2会产生缺陷态，该缺陷态在O2钝化后消失，与前述实验结果一致。PDOS 显示，在O-WSe2和O2-WSe2结构中，价带顶部附近出现特定态峰，其中O2-WSe2结构中该现象更为显著，可能对应实验观测到的P型掺杂特征（图4）。我们还研究了不同 VSe 浓度的影响，以理解实验中观察到的不同（N 型或 P型）行为。较小的 ∆E对应N 型行为，而较大的 ∆E则对应P型行为。在图 4f 中，我们可以清楚地看到，随着缺陷密度的增加，∆E减小，导致体系从P 型（无缺陷或低浓度 Se 空位）转变为 N型行为，无论是否考虑自旋-轨道耦合（SOC）都是如此。
图4. 初始、有硒空位的、少量氧钝化、适量氧钝化的单层WSe2第一性原理模拟。a. 4×4超晶胞晶体结构：原始WSe2（左上图）、单个Se空位（右上图）、O钝化Se空位（左下图）、O2钝化Se空位（右下图）；（b-e）：未考虑自旋轨道耦合（SOC）时的能带结构及投影态密度（PDOS），原始WSe2（b）、单个Se空位（c）、O钝化Se空位（d）、O2钝化Se空位（e）；（f）最小未占据缺陷态与费米能级间能量差∆E随Se空位浓度的变化关系（考虑SOC与不考虑SOC两种情况）。
为展示单层O2-WSe2晶体管的性能潜力，研究团队采用15 nm SiO2作为栅介质进行了沟道长度微缩方面的研究。我们发现，45 nm沟长的器件在Vds = -0.1 V时具有接近109的优异开关比（图5a），在Vgs = -9 V、Vds = -1.2 V条件下开态电流（Ion）高达1245 µA / µm，且未观察到高场输运区的自热效应（图5c）。与其他P型掺杂方法相比，我们通过标准CMOS兼容的工艺将晶体管的开关比、迁移率、接触电阻、开态电流都提升到了新的高度，单层WSe2 pFET的Ion值在类似工艺节点下高于P型Si晶体管，并满足高性能逻辑晶体管2028路线图目标（图5d，e，f）。这些结果表明，氧掺杂是实现高性能WSe2 pFET的有效可靠方法。
图5. 短沟道单层WSe2 pFETs器件表征。（a）300 K温度下，沟道长度分别为45 nm和500 nm的WSe2器件的转移特性曲线；（b、c）（a）图所示Lch为500 nm和45 nm的WSe2 pFET对应输出特性曲线；（d）文献报道的CVD单层WSe2晶体管的开关比与空穴迁移率总结；室温下CVD单层p型WSe2晶体管的接触电阻Rc（e）与开态电流Ion（f）基准数据。
总结展望
该研究表明，低温氧掺杂技术不仅能够有效钝化二维半导体中的缺陷态，还能够显著提升 p 型器件的载流子输运性能与接触质量，为构建高性能二维 CMOS 电路提供了关键技术路径。值得关注的是，研究团队还在 MoTe₂ 等其他二维材料体系中验证了该方法的普适性，说明氧掺杂有望发展成为二维半导体通用型 p 型调控技术。未来，随着二维材料大面积可控制备、低接触电阻工程以及器件集成工艺的持续发展，基于二维半导体的新型逻辑器件有望在后硅时代低功耗芯片领域发挥重要作用。
华中科技大学集成电路学院博士研究生孙蕾与博士后高婷婷为该工作的共同第一作者。华中科技大学国家脉冲强磁场科学中心/集成电路学院李学飞副研究员/缪向水教授和比萨大学Gianluca Fiori教授为该工作的共同通讯作者。合作者还包括华中科技大学李靖教授、何毓辉教授及南京理工大学张胜利教授。本研究工作得到了国家重点研究计划、国家自然科学基金和国家集成电路产教融合创新平台的支持。
